4. 介电常数（Dk）对信号传播速度的影响
信号在PCB上跑，速度到底谁说了算？
我刚开始做高速设计时，总觉得信号就像光一样快。后来才发现，材料这家伙会“拖后腿”。
介电常数（Dk），就是决定信号传播速度的核心参数。
4.1 先搞懂Dk与速度的关系
传播速度的公式很简单：
v = c / sqrt(Dk)其中c是光速（约3×10⁸ m/s）。
你想想看，如果Dk=4（FR4典型值），速度直接减半。嗯，没错，就是光速的一半。
我的经验： 刚入行时我总以为FR4是恒定的。直到有一次调试RGMII时序，怎么都调不通。最后发现，板厂给的Dk值在不同频率下差了不少。从那以后，我养成了看材料Dk频率曲线的习惯。
下面这张表，是我常用的几种材料对比：
| 材料类型 | Dk（@1GHz） | 相对传播速度 | 典型应用 |
|---|---|---|---|
| 标准FR4 | 4.2 - 4.5 | 0.47c - 0.49c | 低速/消费类 |
| 低损耗FR4 | 3.8 - 4.0 | 0.50c - 0.51c | 中等速率RGMII |
| Megtron 6 | 3.4 - 3.6 | 0.53c - 0.54c | 高速数字 |
| Rogers 4350B | 3.48 | 0.54c | RF/高速混合 |
看到没？同样的走线长度，在不同材料上延迟是不一样的。
4.2 Dk变化如何搞乱RGMII时序
RGMII是个双沿采样接口。时钟和数据的相对相位必须精确。
Dk不一致，会带来两个问题：
- 走线延迟不一致 – 同一组信号，用了不同层或不同参考平面，Dk不同，延迟就不同。
- 随频率变化 – Dk在低频和高频下不一样，信号的上升沿和下降沿会“走散”。
我曾经踩过的坑： 有个设计，RGMII走的表层微带线和内层带状线混合布线。我以为长度等长就万事大吉。结果板子回来，信号质量惨不忍睹。一测才发现，表层Dk≈4.2，内层Dk≈4.5，同样的物理长度，延迟差了30ps。RGMII的建立/保持时间本来就紧张，这点偏移直接让系统跑不过。
4.3 如何量化Dk引起的时序偏差
说白了，就是算延迟差。我用一个简单例子说明。
假设两组信号：
- 走线长度相同：L = 100mm
- 材料A：Dk=4.2 → v = c/√4.2 = 0.488c → 延迟= 100mm / (0.488 × 3×10⁸ m/s) ≈ 683ps
- 材料B：Dk=3.5 → v = c/√3.5 = 0.535c → 延迟= 100mm / (0.535 × 3×10⁸ m/s) ≈ 623ps
延迟差： 683 - 623 = 60ps。对于RGMII 125MHz双沿采样（一个UI=8ns），60ps的歪斜已经占时序预算的很大比例了。如果你还叠加了过孔、封装、其他抖动……跑不过十有八九。
4.4 实际设计中的应对策略
知道了原理，怎么干活？
策略一：信号组同层同参考
我个人的习惯是，RGMII的所有信号（时钟+数据）必须走同一层，同一组参考平面。这样至少保证了Dk一致。不折腾。
策略二：控制材料Dk的一致性
向板厂提要求时，我会在备注里写清楚：
- 指定板材型号和供应商
- 要求Dk公差 ±0.05 以内
- 关键信号组（RGMII）所有走线使用同一种半固化片（PP）
策略三：仿真验证
设计完成后，我会跑IBIS模型做时域仿真。看眼图、看歪斜、看时序裕量。这个钱不能省，你想想看，一次打样成本比仿真高多了。
再次提醒： 我曾经见过一个项目，设计工程师觉得仿真太麻烦，拍脑袋选了便宜的非标FR4。结果板子回来，RGMII在高温下完全瘫痪。最后查出来，80°C时材料的Dk漂了8%，时序直接崩了。教训深刻。
4.5 小结
Dk这个数字，看起来简单，实际上是个“变色龙”。
- 它决定了信号的基础速度
- 它随频率、温度、树脂含量变化
- RGMII这类双沿接口，对Dk差异非常敏感
我的建议很简单：别低估材料。多花点时间确认Dk参数，多跟板厂沟通，多做仿真验证。这些投入，最后都会体现在产品的稳定性和良率上。