3、高速差分信号传输：差分信号原理、共模与差模、阻抗匹配
各位工程师，我们直接进入正题。高速信号怎么传？为什么不用传统的单端走线？这得从差分信号说起。
3.1 差分信号原理
差分信号，说白了就是一根线上传正信号，另一根上传反信号。接收端只看它们的差值。举个例子：发送端输出一个1V的电压，如果地平面有0.1V的噪声，单端信号可能就废了。但差分对呢？正线受噪声干扰，反线也会受同样的干扰，接收端一减，噪声就被抵消了。
我个人习惯把差分信号比作「双人舞」。两个人动作对称，外界干扰对他们来说是一样的，观众的注意力永远在两人的相对动作上。
- 抗共模噪声：任何同时出现在正反线上的干扰都会被抵消
- 电磁辐射低：反向电流产生的磁场相互抵消
- 电压摆幅小：不需要像单端那样大摆幅，适合低电压工艺
- 时序精确：正反信号交叉点精确，不依赖地电平
你想想看，为什么差分对的走线必须一模一样长？我早年做一个SATA项目时，就因为正反线差了5mm，眼图直接闭上了。差分信号的时序靠的是正反信号的过零点，如果走线不等长，过零点就偏移了，时序窗口全被吃掉。
差分信号命名也有讲究：通常叫P和N，或者+和-。比如PCIe的差分对叫PERP/PERN（发送）和PETP/PETN（接收）。
3.2 共模与差模：看不见的噪声分裂
讲完原理，咱们来拆解差分信号里的两种模式。
差分信号可以分解成两部分：差模信号和共模信号。
- 差模信号：正反线大小相等、方向相反，这是我们想要的有用信号
- 共模信号：正反线大小相等、方向相同，这是我们需要抑制的干扰
公式很简单：
Vcommon = (Vp + Vn) / 2
为什么会关注共模噪声？
| 现象 | 影响 | 我碰到的案例 |
|---|---|---|
| 地弹噪声 | 共模电压整体抬高 | 有一次测试发现信号幅度异常，查了半天是地平面分割导致共模回升 |
| EMI问题 | 共模电流通过线缆向外辐射 | PCIe Gen3时，共模滤波器没选对，辐射超标3dB |
| 接收端饱和 | 共模电压超出接收端共模范围 | DC耦合链路，共模漂移直接让接收端放大器饱和 |
如何抑制共模噪声？我通常用这几个方法：
- 共模扼流圈：串联在差分对上，只抑制共模，不衰减差模。选电感值要看共模转折频率
- 布线对称：正反线长度、间距、参考平面必须一致。不对称就是共模产生的根源
- AC耦合电容：隔直流，阻断发收两端的共模电压不一致。嗯，PCIe通常用100nF的电容
3.3 阻抗匹配：信号反射的终结者
阻抗匹配，是差分信号传输中绕不开的话题。为什么？
信号在传输线上遇到阻抗不连续，就会反射。反射回来的信号和原信号叠加，造成过冲、振铃、码间干扰。眼图上的眼睛就睁不开了。
差分信号的特征阻抗通常定义为：Zdiff = 2 × Z0 × (1 - k)，其中Z0是单端特征阻抗，k是耦合系数。
实际设计中不纠结这个公式。我们用阻抗控制板厂做参数设置。常见场景：
| 协议 | 差分阻抗要求 | 备注 |
|---|---|---|
| PCIe Gen1/2 | 100Ω ±10% | 单端50Ω，差分接近100Ω |
| USB 3.0 | 90Ω ±7% | 要配合公头连接器 |
| HDMI | 100Ω ±15% | TMDS时钟差分对 |
| DDR | 40Ω-70Ω | 单端为主，差分时钟需90-100Ω |
我曾经踩过一个坑：画PCIe Gen3的板子时，板厂说按100Ω差分阻抗做，结果回来测试眼图闭合严重。查了半天，发现板厂是单端控制50Ω，但差分线间距太近，导致耦合过强，实际差分阻抗只有85Ω。那怎么修？加宽线间距，或者减细线宽，重新做阻抗计算。
阻抗匹配有3个层次：
- 源端匹配：发送端输出阻抗要和传输线匹配。很多芯片内部已经有串联电阻
- 传输线匹配：走线的几何尺寸和叠层决定特征阻抗
- 终端匹配：接收端用电阻网络匹配到地或电源。差分管脚大多集成终端匹配
你想想看，为什么不匹配时眼图会变差？因为反射信号叠加，导致电压幅度不稳定，噪声容限降低。更严重的是，反射会在多个比特间来回震荡，形成码间干扰（ISI）。
3.4 知识体系梳理
好了，把这一章的核心逻辑画个图，方便你记忆。
这个图把本章三个核心模块串起来了。你看，差分信号原理是基础，共模与差模的拆分是诊断工具，阻抗匹配是工程落地。三者缺一不可。
嗯，说到最后，差分信号传输其实就两件事：保持对称、控制阻抗。对称保证共模抑制有效，阻抗保证信号能量不浪费。这两条做到了，眼图通常不会太差。
下一层，我们开始讲实际的眼图测试方法和测量参数配置。