2. 薄膜工艺基础与良率关联

在半导体制造中，薄膜沉积是决定器件电学性能与可靠性的关键环节。Applied Materials 的 PVD、CVD 与 ALD 三大平台覆盖了从金属互连、介质隔离到高k栅极的绝大多数薄膜需求。理解这三种技术的物理化学本质，以及关键工艺参数如何传导为良率损失，是良率工程师进行根因定位与工艺窗口优化的基础。

三种沉积技术的本质差异

PVD（物理气相沉积）依靠物理过程：靶材在氩离子轰击下溅射出的原子以直线轨迹飞行并凝结在晶圆表面。其核心特征是“视线沉积”，台阶覆盖能力弱，但沉积纯金属（如 Al、Cu 种子层、Ti/TiN 阻挡层）时速率高、杂质少。AMAT 的 Endura 平台是典型代表。

CVD（化学气相沉积）通过气相前驱体在晶圆表面发生化学反应生成固态薄膜。由于反应发生在表面而非仅依赖直线飞行，CVD 的台阶覆盖性显著优于 PVD，适合沉积 SiO₂、SiN、多晶硅、钨等。但反应副产物需及时排出，否则会形成颗粒缺陷。

ALD（原子层沉积）将化学反应拆分为两个自限制的半反应，每个循环只沉积约 0.1 nm 的单原子层。这种自限制特性使 ALD 具有近乎完美的共形性，是 High-k 介质（HfO₂）、阻挡层与间隙填充的首选。代价是速率极低，通常仅 1–3 Å/cycle。

关键工艺参数如何传导为良率损失

三种技术虽然机理不同，但良率损失的传导路径有共性：参数漂移 → 薄膜属性偏移 → 器件电学/结构失效。以下按技术分别展开。

PVD 的核心参数与良率关联。溅射功率直接决定沉积速率与薄膜致密度。功率偏低时，原子到达基片能量不足，薄膜疏松、电阻率升高，在后续退火中易发生球化（agglomeration），导致互连断路。工作压力影响原子散射：压力过高，溅射原子在气相中碰撞增多，到达基片时方向性变差，深孔底部覆盖恶化；压力过低，则等离子体不稳定，放电异常。基片偏压（Bias）可吸引离子轰击生长面，改善致密度与附着，但偏压过大会引入过度轰击，造成薄膜应力升高甚至剥落。以 TiN 阻挡层为例，若厚度因功率漂移减少 15%，Cu 扩散阻挡能力下降，经后续热过程后可能引发漏电失效。

CVD 的核心参数与良率关联。温度是 CVD 反应速率的首要控制量。以钨 CVD 为例，WF₆ 与 H₂ 的反应在 300–450 ℃ 区间进行，温度偏低时反应不完全，薄膜含氟量升高、电阻增大；温度偏高则可能发生气相成核，在腔壁和晶圆表面形成颗粒。压力与流量比共同决定反应物分压和停留时间。SiH₄/N₂O 沉积 SiO₂ 时，若 N₂O 比例不足，薄膜富硅，介电常数和漏电特性劣化。RF 功率影响等离子体密度，功率波动会导致沉积速率变化，厚度均匀性变差，直接影响后续 CMP 的去除量控制。

ALD 的核心参数与良率关联。ALD 的良率风险更多来自“非理想自限制”行为。前驱体脉冲时间不足时，表面吸附未饱和，每个循环的生长量低于标称值，且不同位置差异被逐层放大，最终厚度均匀性恶化。吹扫时间不足则前驱体残留，与下一脉冲发生气相反应，产生颗粒缺陷。前驱体温度窗口窄：温度过低，前驱体未充分反应或凝结；温度过高，前驱体在气相中分解，失去自限制特性。以 HfO₂ ALD 为例，若吹扫时间从 5 s 缩短至 2 s，颗粒缺陷密度可能上升一个数量级，直接拉低栅极良率。

良率工程师的工艺窗口思维

良率提升不是追求单一参数最优，而是找到多参数共同构成的工艺窗口。以 PVD TiN 为例，一个可用的工艺窗口需要同时满足：厚度在 8–12 nm 内、电阻率低于 200 μΩ·cm、应力在 -500 至 +500 MPa 之间、深孔底部覆盖率大于 30%。这四个指标分别对应功率、压力、偏压和靶距的不同组合。工程师通常用响应曲面法（RSM）建立参数—指标模型，再叠加良率数据，找到窗口中心。

三种技术的良率风险对照