1. 课程导入与全景认知

量子计算进入容错时代后，衡量系统能力的核心指标不再只是“有多少个物理量子比特”，而是“能否在退相干发生之前，稳定地完成足够多轮纠错”。量子纠错周期调度与延迟预算，正是回答这一问题的工程语言：它把抽象的纠错码理论，翻译成硬件上可执行的时间表，并回答“每一轮纠错要花多久、这些时间花在哪里、还剩多少余量”。

问题背景：为什么纠错必须“按周期”运行

物理量子比特的相干时间有限，典型超导体系的 T1、T2 在几十到几百微秒量级，而离子阱体系可达秒级。无论哪种平台，纠错都不是一次性动作，而是持续循环：稳定子测量、解码、反馈修正，再进入下一轮。若单轮纠错耗时接近或超过相干时间，错误会在测量过程中累积，纠错反而“越纠越错”。因此，纠错必须以固定节拍运行，这个节拍就是纠错周期（syndrome extraction round）。

以表面码为例，一个距离 d=5 的码需要 24 个稳定子测量，每个稳定子由多个双比特门和单比特门组成。若单轮稳定子测量耗时 1 μs，解码耗时 10 μs，而 T2 只有 100 μs，那么留给反馈与下一轮准备的时间就非常紧张。延迟预算的作用，就是在设计阶段把这些时间逐项拆开、对齐、留出余量，避免上线后才发现“时间不够用”。

核心概念界定

纠错周期指从一轮稳定子测量开始，到下一轮测量开始之间的完整时间窗口，包含测量、读出、解码、反馈和同步开销。延迟预算则是把这个周期拆解为若干时间片，并为每一片设定上限与余量，确保总和不突破相干时间约束。二者关系类似“总工期”与“分项预算”：周期是目标，预算是手段。

需要区分三个容易混淆的量：单轮延迟（一轮纠错的实际耗时）、逻辑周期（完成一次逻辑操作所需的轮数乘以单轮延迟）、解码延迟（从 syndrome 数据到修正指令的时间）。解码延迟往往是预算中最容易被低估的部分，因为它随码距增长而快速上升。

延迟预算的构成与量级直觉

把一轮纠错拆开看，时间主要花在五处：稳定子测量（含双比特门序列）、读出、解码、反馈修正、同步与余量。以超导表面码的合理假设为例：测量约 1 μs，读出约 0.5 μs，解码约 10 μs，反馈约 1.5 μs，同步与余量约 2 μs，单轮合计约 15 μs。若 T2 为 100 μs，则理论上可容纳约 6 轮纠错，但实际工程中通常要求单轮延迟不超过相干时间的 1/10，以留出逻辑操作与容错阈值的空间。

解码延迟是最需要警惕的一项。最小权重匹配类解码器在码距 d=3 时可能只需几微秒，但 d=7 时可能上升到几十微秒。这意味着“码距越大越好”并不总成立——码距提升带来的纠错能力增益，可能被解码延迟吞掉。延迟预算的工程价值，正在于让这种权衡显式化、可计算。

课程目标与学习路径

本课程围绕“周期调度”与“延迟预算”两条主线展开，目标是让学习者能够：读懂一轮纠错的完整时间结构；为给定硬件参数建立延迟预算表；识别解码、同步、反馈中的瓶颈；并在码距、轮数、阈值之间做出有依据的取舍。

学习路径分为四个层次：先建立概念与量级直觉（本章及后续基础章节），再进入周期调度的具体方法（轮次编排、流水线重叠、测量与解码的并行化），随后深入延迟预算的建模与压缩手段（解码器选型、近似解码、硬件加速），最后落到系统级权衡与案例分析。建议学习者在每一阶段都带着一组具体参数（如 T1、T2、门时间、读出时间、解码器吞吐）来推演，而不是停留在定性理解。