3. 触发信号的基本概念与分类
在量子测控系统中，触发信号是连接“控制决策”与“物理动作”的时序纽带。它本质上是一路被严格定义了电平标准、边沿语义和脉宽约束的数字信号，用来告诉某个仪器“在什么时刻、以什么方式开始或结束一次动作”。对超导量子比特而言，一次典型的操控往往需要微波源、任意波形发生器、IQ混频器、采集卡和读出谐振腔协同工作，若没有统一的触发信号，各仪器只能依赖内部时钟自由运行，脉冲到达时刻的抖动会直接转化为量子门相位误差和读出保真度下降。因此，理解触发信号的电平、边沿与脉宽，是设计可复现时序链路的第一步。
电平标准与边沿类型
触发信号的电平标准决定了接收端如何识别“有效”。实验室中最常见的是TTL与LVTTL（0～3.3 V）、LVCMOS（1.8 V/2.5 V/3.3 V）以及差分标准如LVDS、LVPECL。单端TTL以约1.4 V为判决门限，抗噪能力有限，适合机箱内短距离连接；差分标准以两条互补线的电压差判决，共模噪声被抵消，适合长线传输和高速重复触发。工程上必须保证发送端电平摆幅覆盖接收端门限并留有余量，例如3.3 V LVCMOS驱动1.8 V输入时需确认接收端是否耐压，否则应加电平转换。
边沿类型定义了触发在信号的哪个跳变处生效。上升沿触发在电平由低到高跨越门限时产生事件，下降沿触发则在由高到低时生效，双沿触发对两个跳变都响应。边沿触发对信号上升时间敏感：若边沿过缓（例如超过几纳秒），门限附近的噪声可能造成多次误触发，此时应使用施密特触发输入或改为电平触发。电平触发（高电平有效/低电平有效）关注的是信号保持状态而非跳变，常用于门控类场景，例如用一路高电平使能某段采集窗口。
脉宽要求
脉宽是触发信号最容易出问题的参数。接收端通常要求触发脉冲宽度不小于某个最小值，以保证内部触发器能够采样到；同时又不能过宽，否则会与下一次触发重叠或延长死区时间。以常见的任意波形发生器外触发输入为例，其手册可能规定最小脉宽为10 ns、最大重复率为若干兆赫兹。若脉宽不足，仪器可能“漏触发”；若脉宽过大而重复率又高，脉冲会连成一片，接收端无法区分次数。设计时应按“最小脉宽×安全系数”取值，并核对触发路径上每一级（分路器、电缆、电平转换器）是否会展宽或压缩脉宽。
四类触发的区分与选用
内部触发由仪器自身的时基、计数器或序列引擎产生，不依赖外部连线。它的优势是抖动极低、时序可精确编排，适合周期性的扫描、重复测量和仪器内部的多通道同步。例如让AWG按内部采样时钟循环播放一段脉冲序列，每个周期自动重发，此时触发源就是内部的采样时钟分频。
软件触发通过总线命令（如SCPI的*TRG、VISA写操作或厂商API）下发，由主机软件决定何时启动。它的时间精度受操作系统调度、总线延迟和驱动栈影响，典型抖动在微秒到毫秒量级，因此只适合“粗同步”——例如在一次实验开始前统一使能各仪器，而不适合对齐纳秒级的量子门。软件触发的价值在于灵活：可以按测量结果动态决定是否触发下一次采集。
外部触发由系统外部的信号源送入仪器触发输入端，常见形式是主时钟板或同步机输出的公共基准。它把多台仪器的“时间原点”统一到同一个物理事件上，是跨机箱同步的常用手段。使用时要注意外部触发信号的边沿质量和电缆长度差异，长电缆会引入传播延迟，若各通道电缆不等长，触发到达时刻就会出现皮秒到纳秒级的偏斜。
硬件触发通过背板触发总线或同轴电缆在设备间直连，不经过主机软件，延迟可做到纳秒级、抖动在皮秒量级，是量子测控中精度最高的一类。典型做法是主时序控制器产生一路硬件触发，经扇出后同时送到AWG、数字化仪和微波源，使“播放操控脉冲”和“开启采集窗口”发生在同一时刻。
结合量子比特操控脉冲理解触发作用
以一次X门加读出的实验为例：主控制器先在内部排好时间表，在t=0时刻发出硬件触发，AWG收到后播放一段约20 ns的高斯型微波脉冲驱动量子比特；同一触发经固定延迟后启动读出脉冲和采集卡。这里触发信号本身不携带量子信息，它只负责把“脉冲从波形存储器中放出”这一动作锚定在统一时间轴上。若触发抖动为100 ps，而微波脉冲的拉比频率对应周期约1 ns，则相位误差约为2π×0.1，足以让门保真度明显下降；若触发漏掉一次，整段序列的比特相位就会错乱。因此工程上要同时核对：电平是否匹配接收端门限、边沿是否足够陡、脉宽是否落在手册规定的最小值与最大重复率之间、以及触发路径上各级延迟是否已标定并补偿。
归纳来看，电平标准解决“能不能被识别”，边沿类型解决“在哪个跳变响应”，脉宽要求解决“能否被可靠采样且不重叠”，而内部、软件、外部、硬件四类触发则对应不同的精度与灵活性权衡。量子比特操控脉冲对时序极其敏感，应优先采用硬件触发构建主干时序，用外部触发做跨机箱对齐，软件触发只承担粗粒度的流程控制，内部触发用于仪器自身的周期编排。把这几层关系理清，后续的时序预算与同步设计才有可靠的起点。