1. 课程导入与量子测控系统概览
量子计算的核心是操控量子比特的量子态，而量子态极其脆弱：一次超导量子比特的门操作通常在十几到几十纳秒量级，退相干时间也只有几十到几百微秒。要在这样短的时间窗口内完成多比特门、读出与反馈，测控系统必须在正确的时间、以正确的顺序、把正确的波形送到正确的通道上。触发时序与同步设计，正是把"物理层波形"与"实验层意图"对齐的那条主线。
测控系统的整体架构
典型的超导量子测控系统可以自上而下分为四层。最上层是实验控制与编译层，负责把量子线路翻译成带时间戳的脉冲指令序列；第二层是时序与触发分发层，负责把指令变成精确的触发信号与时钟基准；第三层是波形发生与采集层，包括任意波形发生器（AWG）、微波源、数字化仪等；最底层是稀释制冷机内的量子芯片与室温电子学之间的射频链路。触发时序与同步设计横跨第二、三层，是连接"指令"与"波形"的枢纽。
以一台 5 比特超导样机为例，一个典型的单次实验循环包含：初始化（复位）、多比特门操作、读出脉冲、信号采集与结果判别。每个环节都由不同仪器产生，若各仪器自由运行，其触发抖动可达纳秒甚至微秒级，足以让门操作错位、读出窗口偏移，导致保真度骤降。因此系统需要一个统一的时钟参考（如 10 MHz 参考）和统一的触发总线，让所有仪器在同一时间基准上"对齐起跑"。
典型量子实验对时序同步的需求
不同实验对同步精度的要求差异很大，但都指向同一个问题：事件之间的相对时间必须可控、可重复。以随机基准测试（RB）为例，单比特 Clifford 门序列要求每个门脉冲的起始沿对齐到同一时间栅格，误差若超过门宽的百分之几，就会引入额外的相干误差。再如量子非破坏测量与反馈，读出信号经数字化仪采集、判别后，需要在比特退相干之前把反馈脉冲打回去，整个"采集—判别—触发"闭环的延迟通常要控制在数百纳秒以内，这对触发链路的确定性提出了很高要求。
下表给出几类典型实验的同步需求示例（数值为教学示例，实际以器件与设备手册为准）：
| 实验类型 | 关键同步对象 | 典型时间尺度（示例） | 失配后果 |
|---|---|---|---|
| 单比特 RB | 门脉冲起始沿对齐 | 门宽 20–40 ns，栅格 1 ns | 相干误差累积、保真度下降 |
| 双比特门 | 两路调制脉冲相位与包络对齐 | 对齐误差 < 1 ns | 耦合强度偏差、门失真 |
| 读出与采集 | 读出脉冲与采集窗口 | 窗口 200–1000 ns | 信噪比下降、态判别错误 |
| 反馈控制 | 采集—判别—触发闭环 | 闭环延迟数百 ns | 反馈错过退相干窗口 |
本课程的学习地图
围绕"触发时序与同步"这条主线，课程将依次展开：时钟与触发的基础概念（同源时钟、触发沿、抖动与偏斜）；触发分发拓扑与多板卡同步方法；延迟校准与时间栅格对齐的实操；门序列、读出窗口与反馈链路的时序编排；以及常见失步、抖动、竞争等问题的排查思路。每一节都会落到具体的信号、参数与判断依据上，而不是停留在概念层面。