2. 量子测控中的时间基准与时钟体系
量子测控系统对“时间”的依赖，远比经典电子系统苛刻。一个超导量子比特的相干时间通常在几十到几百微秒量级，而一个两比特门只需要几十纳秒；这意味着门操作必须在相干时间内完成，同时各通道之间的相对时序误差要压缩到百皮秒甚至更小。要支撑这样的精度，系统必须建立一条从“参考时钟源”到“量子芯片端口”的完整时间基准链路。本节围绕这条链路展开：先看参考时钟源的特性，再看抖动与相位噪声如何转化为门保真度的损失，最后给出时钟分配网络的基本结构。
一、参考时钟源：原子钟与恒温晶振的分工
量子测控系统通常采用“两级参考”结构。第一级是原子钟，提供长期稳定度极高的绝对频率基准；第二级是恒温晶振（OCXO），提供短期稳定度好、相位噪声低的近端时钟。两者通过锁相环（PLL）结合：OCXO 作为“飞轮”，原子钟以较慢的环路带宽对其长期漂移进行校正。
原子钟的核心优势在于频率准确度和长期稳定度。以铷原子钟为例，其频率准确度可达 1×10⁻¹¹ 量级，日老化率约 1×10⁻¹¹/天，适合作为实验室或整机系统的“时间标尺”。但原子钟的近端相位噪声通常不如优质 OCXO，且体积、功耗较大，因此不适合直接作为采样时钟。OCXO 则相反：其秒级稳定度可达 1×10⁻¹² 量级，10 Hz 偏移处的相位噪声可做到 -120 dBc/Hz 以下，但存在老化漂移，需要外部基准长期校准。
工程上常见的组合是：铷钟输出 10 MHz 参考，送入低噪声 PLL 锁定 100 MHz OCXO，再由 OCXO 经时钟芯片倍频到数 GHz 作为 ADC/DAC 采样时钟。这里的关键参数是 PLL 环路带宽——带宽窄则长期跟随原子钟、短期保留 OCXO 的低抖动特性；带宽宽则反之。典型取值在 0.1～10 Hz 之间，需根据系统对“短期抖动”与“长期漂移”的权衡确定。
二、抖动与相位噪声如何影响门保真度
时钟抖动（jitter）是时域描述，相位噪声是频域描述，二者是同一现象的两种视角。对量子测控而言，最直接的危害来自采样时钟抖动：DAC 输出脉冲的时间位置误差会直接转化为微波脉冲的相位误差，进而造成门旋转角误差。
设采样时钟的均方根抖动为 σt，载波角频率为 ω，则单次脉冲的相位误差均方根约为 σφ = ω·σt。以 5 GHz 载波、1 ps 抖动为例，σφ ≈ 2π×5×10⁹×1×10⁻¹² ≈ 0.031 rad。对于绕 X 轴旋转 θ 的门，相位误差会转化为旋转角误差，一阶近似下保真度损失约为 (σφ)²/2。0.031 rad 对应约 5×10⁻⁴ 的保真度下降——看似不大，但若抖动升至 10 ps，损失将放大到约 5×10⁻²，这对追求 99.9% 以上保真度的系统是不可接受的。
相位噪声的影响则体现在频谱上。近端相位噪声（如 1 kHz～1 MHz 偏移）会使脉冲包络产生慢变相位漂移，导致门参数在多次实验间不一致；远端相位噪声（>10 MHz）则直接展宽脉冲频谱，造成泄漏到非计算态的误差。因此，评估时钟源时不能只看单一抖动数值，而应结合积分带宽：量子门通常关心 1 kHz～100 MHz 范围内的积分相位抖动。
三、时钟分配网络的基本结构
从参考源到各通道，时钟需要经过分配、扇出和同步。典型结构分为三层：基准层（原子钟 + OCXO + PLL）、分配层（时钟缓冲器/扇出芯片、背板传输）、通道层（各测控通道的时钟恢复与本地分频）。分配层的核心要求是“等长、等延迟、低附加抖动”：扇出芯片的附加抖动应控制在 100 fs 以内，背板走线需做阻抗控制与长度匹配，避免通道间偏斜（skew）累积。
对于多板卡系统，还需引入同步信号（如 1 PPS 或专用触发总线）来对齐各板的时钟相位。常见做法是：主板产生同步脉冲，各从板用本地时钟对其采样并调整分频器相位，使所有通道的采样时刻对齐到同一时间栅格。这一过程称为“确定性延迟校准”，其残余误差直接决定多比特门的时间对齐精度。
四、工程落地时的几个关键判断
在搭建或评估时钟体系时，建议按以下顺序核查。第一，确认参考源指标是否覆盖系统关心的积分带宽：若量子门主要受近端相位噪声影响，应重点看 1 kHz～1 MHz 的相位噪声曲线，而非只看单点抖动。第二，核查分配网络的附加抖动与通道间偏斜：扇出芯片的附加抖动、背板走线长度差、连接器一致性都会累积为通道间时序误差，需用示波器或相位噪声分析仪实测验证。第三，确认同步机制是否具备确定性：多板系统应验证上电后各通道采样时刻是否稳定对齐，重复触发多次观察偏斜是否可复现。
一个常见的误区是把“时钟频率高”等同于“时序精度高”。实际上，高频率会放大抖动对相位误差的贡献（σφ = ω·σt），因此高频采样时钟反而对抖动指标更敏感。选型时应以“目标载波频率下的积分相位抖动”为统一比较口径，而不是孤立比较频率或单点相位噪声。
综上，量子测控的时间基准是一条“原子钟定长期、OCXO 保短期、分配网络保一致、同步机制保对齐”的完整链路。抖动与相位噪声通过相位误差传递到门旋转角，最终体现为保真度损失；理解这条传递关系，才能在参考源选型、分配网络设计和同步校准之间做出合理权衡。