3. 系统总体架构设计
真空涨落量子随机数系统的总体架构，本质上是一条把“量子不确定性的物理熵”逐级转换为“可被计算机消费的随机比特流”的信号链。设计这条链路时，最重要的不是把模块堆在一起，而是明确每个模块在信号流中的位置、它接收什么、输出什么、由谁提供时钟、以及哪些工程约束会限制整机性能。本节按“光源—探测—采集—处理—输出接口”的顺序展开，并给出模块划分、时钟同步方案与关键工程约束。
一、链路总体结构与模块划分
整机可划分为五个功能域：量子熵源域（光源与光路）、光电探测域（平衡探测/单光子探测）、模拟采集域（前端放大、滤波、ADC）、数字处理域（FPGA/SoC 内的提取、去偏、后处理）、输出接口域（PCIe/USB/以太网及驱动）。真空涨落通常以平衡零差探测（Balanced Homodyne Detection, BHD）方式获取：本振光（LO）与真空态在 50:50 分束器干涉，两路光电流相减后，其差分信号的方差正比于真空涨落，而共模的本振强度噪声被抑制。因此光源模块必须同时提供本振光与真空输入端口，这是与普通光电探测系统最大的结构差异。
模块划分建议遵循“物理边界与时钟边界一致”的原则：光路部分（激光器、衰减器、分束器、光电二极管）属于模拟连续域；ADC 之后进入数字离散域；FPGA 内部再分为采样接口层、熵提取层、后处理层和接口层。这样划分的好处是，每个模块的输入输出都可以用明确的信号类型描述：光功率（mW/μW）、光电流（μA）、差分电压（mV）、ADC 码值（LSB）、原始随机比特、最终随机比特。
二、信号流与各级接口定义
从信号流角度看，链路各级的接口可以这样定义。第一级：激光器输出连续光，经衰减器后本振功率控制在约 1 mW（示例值，实际需按探测器饱和功率调整），分束器一端接真空端口（或高衰减参考臂），另一端接本振。第二级：两个光电二极管把光功率转换为光电流，典型响应度约 0.9 A/W，差分后进入跨阻放大器，输出差分电压约几十毫伏量级。第三级：抗混叠滤波器截止频率设为采样率的 0.4 倍左右，ADC 以 100 MSPS、14 bit 采样，输出 LVDS 串行码流。第四级：FPGA 接收码流后先做去直流与增益归一化，再用比较器或多位量化提取原始比特，最后经 Toeplitz 矩阵后处理输出最终比特。第五级：通过 PCIe DMA 写入主机环形缓冲，由驱动暴露为字符设备或随机数池。
这里需要强调一个容易忽略的细节：真空涨落的方差本身很小，如果本振功率漂移或探测器偏置漂移，差分信号的均值会缓慢移动，导致量化阈值偏离，提取出的比特出现偏置。因此链路中必须有一条慢速反馈环：从 FPGA 统计当前码流的均值与方差，经 DAC 回控激光功率或探测器偏置，时间常数在毫秒到秒量级。这条反馈环与高速采样链在时钟上是异步的，但共享同一时基计数器，便于事后对齐诊断。
三、时钟同步方案
时钟同步是整机能否稳定工作的关键。推荐采用“单一参考、分级分发”的方案：板载 10 MHz 恒温晶振（OCXO）作为主参考，经时钟分配芯片扇出三路：一路给 ADC 采样时钟（经 PLL 倍频到 100 MHz），一路给 FPGA 逻辑时钟，一路给时间戳计数器。三路时钟同源，因此采样点、逻辑处理和打时间戳之间不存在频率漂移，只有固定的相位差，可在 FPGA 内用可编程延迟线校准。
如果系统需要与外部设备（如另一台探测器或外部时间基准）协同，则引入外部 10 MHz 输入和 1 PPS 秒脉冲。外部参考经锁相环锁定后，内部计数器在 1 PPS 上升沿清零，实现跨设备的时间戳对齐。工程上要注意：PLL 环路带宽不宜过宽，否则外部参考的短期抖动会直接调制采样时钟；一般取 10 Hz～100 Hz 量级，让 OCXO 的短期稳定度主导。
四、工程约束与设计取舍
实际设计中，几个约束往往互相牵制。第一，带宽与噪声的取舍：提高前端带宽可以获取更多独立样本，但也会引入更多热噪声和电磁干扰，降低信噪比。真空涨落提取通常不需要极宽带宽，几十兆赫兹已足够，关键是保证在目标带宽内噪声以量子涨落为主。第二，采样率与数据吞吐的取舍：100 MSPS、14 bit 对应约 1.4 Gbps 原始数据率，若全部送入后处理，FPGA 资源消耗大；常见做法是先做在线提取，把原始样本压缩为比特流，再对压缩后的比特做后处理，吞吐量可降低一个数量级以上。第三，后处理强度与实时性的取舍：Toeplitz 强提取安全性高，但矩阵乘法延迟大；若系统要求低延迟输出，可改用轻量级哈希或分段处理，代价是需要更严格的熵评估来证明安全性。
综上，真空涨落量子随机数系统的总体架构可以概括为：以平衡零差探测获取真空涨落，以低噪声 ADC 完成模拟到数字的转换，以 FPGA 完成在线提取与后处理，以高速接口输出随机比特，并用统一时基和慢速反馈环保证长期稳定。模块划分、信号流、时钟同步与工程约束四者必须协同设计，任何一环的短板都会直接限制最终随机数速率与质量。