1. 课程导入与集成量子光路概述

集成量子光路(Integrated Quantum Photonics, IQP)是把分束器、干涉仪、微环谐振腔、延迟线、相位调制器、单光子源与探测器接口等功能单元,通过半导体微纳加工工艺集成在同一芯片上的技术体系。它要解决的核心问题,是把量子信息编码在光子的路径、偏振、频率或时间自由度上,并在芯片内完成干涉、变换与测量。与自由空间光学平台相比,集成方案把光学对准固化在版图里,干涉臂长可稳定到亚微米量级,相位漂移显著降低,同时具备批量制造与多通道扩展的潜力。

理解这门课,需要先建立一条清晰的主线:光子在芯片里走多远、经过多少器件,损耗与串扰就累积多少;而量子信息对这两者的容忍度远低于经典光通信。经典链路允许用光放大器补偿损耗,但量子态不可克隆,单光子信号一旦被吸收或散射就无法复原;经典串扰只抬高误码率,量子串扰却会破坏路径纠缠、降低干涉可见度,甚至把可用的量子资源变成经典混合态。因此,损耗与串扰控制不是附属的工程优化,而是决定集成量子光路能否规模化的前提。

典型材料平台与损耗来源

当前主流平台各有取舍。硅基(SOI)平台与CMOS工艺兼容、集成密度高,但硅在通信波段存在双光子吸收,波导侧壁粗糙度带来的散射损耗通常在1~3 dB/cm量级,适合做无源路由与调制,不太适合长延迟线。氮化硅(Si₃N₄)折射率对比适中、上包层可做得厚,波导损耗可低至0.1 dB/cm以下,是低损耗延迟线与宽带干涉网络的常用选择,但调制效率低,需要外挂调制器。铌酸锂(LiNbO₃)尤其是薄膜铌酸锂(TFLN),电光系数高、调制带宽可达数十GHz,且具有二阶非线性,可用于高效频率转换与电光调制,但刻蚀工艺难度大、损耗控制仍在演进。聚合物波导工艺简单、电光响应快,但长期稳定性与热稳定性较弱,多用于特定封装或可调器件验证。

损耗的来源可以按物理机制拆开看:材料吸收(如硅的双光子吸收、掺杂区的自由载流子吸收)、侧壁散射(由刻蚀粗糙度引起,与波导宽度和模式限制强度相关)、弯曲辐射损耗(弯曲半径过小时模式泄漏到衬底)、模式失配(光纤—芯片耦合、波导—器件过渡处的模场不匹配)、金属吸收(调制器电极靠近光场时的附加损耗)。串扰则主要来自三类:光场耦合串扰(相邻波导或微环之间的倏逝耦合)、电学串扰(调制器电极间的容性/感性耦合)、热串扰(热光调相器通过衬底向邻近器件传热,导致相位漂移)。

集成量子光路:材料平台—损耗/串扰来源—量子影响 材料平台 硅基 SOI CMOS兼容 · 高密度 损耗 1~3 dB/cm 双光子吸收限制 氮化硅 Si₃N₄ 超低损耗 <0.1 dB/cm 宽带 · 长延迟线 调制效率低 铌酸锂 TFLN 高电光系数 · 宽带 二阶非线性 · 频率转换 刻蚀难度大 聚合物 工艺简单 · 电光快 可调器件验证 长期稳定性弱 损耗与串扰来源 损耗机制 • 材料吸收(TPA/自由载流子) • 侧壁散射(刻蚀粗糙度) • 弯曲辐射损耗 • 模式失配(耦合/过渡) • 金属电极吸收 串扰机制 • 光场倏逝耦合(波导/微环) • 电学耦合(电极容感耦合) • 热串扰(衬底传热) • 模式交叉/偏振串扰 • 非线性串扰(四波混频) 关键参数 传播损耗 α (dB/cm) 耦合损耗 (dB/facet) 串扰 XT (dB) 干涉可见度 V 对量子信息处理的影响 单光子损耗 → 计数率下降 量子态不可克隆,无法用放大器补偿 探测概率 η 随链路损耗指数衰减 → 有效量子比特率降低 串扰 → 干涉可见度退化 路径纠缠被部分“哪条路径”信息破坏 Hong-Ou-Mandel 凹陷变浅 → 量子门保真度下降 热/电串扰 → 相位漂移 邻近调相器引起非预期相位变化 干涉仪工作点偏移 → 逻辑门错误率上升 规模化瓶颈 损耗预算 × 串扰预算 共同决定可集成器件数量上限 光纤耦合 传播损耗 器件插入损耗 剩余预算(探测/冗余)

损耗预算与串扰预算:从概念到可算的量

把问题量化,才能谈控制。假设一个简化的片上干涉链路:光纤到芯片耦合损耗 2×1.5 dB,片上波导传播 2 cm、损耗 0.5 dB/cm,经过 4 个分束器/耦合器、每个插入损耗 0.2 dB,输出端耦合 1.5 dB。则总损耗约为 3 + 1 + 0.8 + 1.5 = 6.3 dB,对应透过率约 10^(-6.3/10) ≈ 0.234。若单光子源每次发射一个光子,探测器量子效率 0.8,则单次探测概率约 0.234 × 0.8 ≈ 0.187。这个数字直接决定实验需要多长的积分时间,也决定多光子符合计数率是否可接受。

串扰的量化方式不同。以相邻波导定向耦合为例,若耦合区长度 L 与耦合系数 κ 满足 κL = π/2,则光功率完全转移;若设计为“直通”状态,残余耦合功率比即串扰,常用 dB 表示。对于热光调相器,热串扰表现为:给器件 A 加电功率 P_A 时,邻近器件 B 产生非预期相位 Δφ_B = c_th · P_A,其中 c_th 为热耦合系数,单位 rad/mW。若 c_th = 0.02 rad/mW,P_A = 50 mW,则 Δφ_B = 1 rad,足以让一个 MZI 的工作点明显偏移。工程上通常要求串扰低于 -20 dB、热串扰引起的相位误差小于 0.05 rad,才能保证干涉可见度高于 0.99。

学习提示:本课程后续章节会反复用到两个“预算”概念——损耗预算(link budget)和串扰预算(crosstalk budget)。前者决定信号还剩多少,后者决定信号有多“纯”。两者共同约束芯片上可集成的功能单元数量。

本课程的知识框架与学习目标

围绕“损耗与串扰控制”这一主线,课程将按以下逻辑展开:先建立集成量子光路的器件与平台基础,再分别深入损耗的物理来源与测量方法、串扰的耦合机制与抑制手段,然后进入版图设计、工艺容差、封装耦合、热管理与电学隔离等工程环节,最后通过典型链路案例完成从指标定义到测试验证的闭环。

学完本课程,你应当能够:第一,针对给定材料平台和波长,估算波导传播损耗、弯曲损耗与耦合损耗,并给出合理的版图参数;第二,识别光、电、热三类串扰的主要路径,选择隔离间距、屏蔽结构、差分驱动或时序规避等抑制策略;第三,读懂插入损耗、串扰矩阵、干涉可见度、HOM 凹陷深度等关键指标,并据此判断链路是否满足量子门保真度要求;第四,在版图阶段就完成损耗预算与串扰预算的分配,而不是等到流片后被动补救。

需要强调的是,集成量子光路的损耗与串扰控制,本质上是在材料、工艺、版图、封装、驱动电路之间做多目标权衡。降低损耗往往要求更厚的包层和更大的弯曲半径,这会挤占面积;抑制串扰往往要求更大的器件间距和屏蔽层,这又会引入额外寄生电容和热阻。课程不会给出唯一最优解,而是帮助你建立一套可计算、可验证、可迭代的分析方法,使你在具体平台上做出有依据的工程决策。