3. 片上光子学平台

片上纠缠光子源的设计，第一步不是画波导，而是选平台。材料体系决定了你能用哪种非线性效应、能承受多高的泵浦功率、能集成哪些有源器件，以及最终芯片能不能与光纤和探测器高效对接。本节围绕硅（Si）、铌酸锂（LiNbO₃，简称 LN）、氮化硅（Si₃N₄，简称 SiN）和磷化铟（InP）四种主流体系，梳理它们的核心特性与选择依据。

一、四种材料体系的核心特性

硅基（SOI）：硅在通信波段折射率高达约 3.48，与二氧化硅包层（约 1.44）形成极大折射率差，因此波导截面可做到 450 nm × 220 nm 量级，弯曲半径仅几微米，是集成密度最高的平台。但硅是中心对称晶体，本身没有二阶非线性（χ⁽²⁾），无法直接做自发参量下转换（SPDC）。硅基产生纠缠主要依赖两种途径：一是利用硅的高三阶非线性（χ⁽³⁾）做自发四波混频（SFWM），二是把硅作为“母板”，在其上异质集成 III-V 材料或 LN 薄膜。硅的另一个短板是双光子吸收（TPA）在 1550 nm 附近仍不可忽略，高功率泵浦时会产生自由载流子吸收，限制片上功率上限。

铌酸锂（LN / TFLN）：LN 是二阶非线性最强的常用材料之一，d₃₃ 约 27 pm/V，透明窗口覆盖 350 nm 至 5 μm，电光系数 r₃₃ 约 30 pm/V，因此同一平台既能做 SPDC 纠缠源，又能做高速电光调制和周期极化（PPLN）准相位匹配。薄膜铌酸锂（TFLN）通过键合+减薄把 LN 做成几百纳米厚的薄膜，折射率差提升到约 0.7，波导弯曲半径降到几十微米，同时保留块材的非线性优势。缺点是工艺相对复杂，刻蚀侧壁粗糙度直接影响传输损耗，目前商用 TFLN 晶圆成本仍高于 SOI。

氮化硅（SiN）：SiN 折射率约 2.0，与 SiO₂ 包层差约 0.55，属于中等折射率差平台。它的最大优势是超低损耗——成熟工艺下波导传输损耗可低至 0.1 dB/cm 甚至更低，且透明窗口从可见光延伸到中红外。低损耗意味着可以做大尺寸谐振腔（微环、微盘），用高 Q 值把 SFWM 效率提上去。SiN 本身也是中心对称材料，没有 χ⁽²⁾，做 SPDC 需要额外极化或异质集成。此外 SiN 薄膜应力控制是关键，厚膜易开裂，通常限制在 400–800 nm。

磷化铟（InP）：InP 是直接带隙 III-V 材料，最大特点是“有源”——可以在同一衬底上外延量子阱或量子点，实现片上激光器、半导体光放大器（SOA）和探测器。这意味着 InP 平台可以做出“泵浦激光器 + 非线性波导 + 滤波器 + 探测器”的单片集成纠缠源，无需外部泵浦源。InP 的 χ⁽³⁾ 较强，可用于 SFWM；通过量子点嵌入还可实现确定性单光子源。缺点是波导损耗偏高（通常 1–3 dB/cm），且二阶非线性弱于 LN，做 SPDC 需借助应变或异质结构。

二、选择依据：从指标反推平台

选平台不是选“最好的”，而是选“最匹配指标的”。以下四个维度最关键：

• 非线性类型：要 SPDC（χ⁽²⁾）优先 LN；要 SFWM（χ⁽³⁾）可选 Si、SiN 或 InP。
• 损耗与 Q 值：追求高 Q 谐振腔、窄线宽光子对，SiN 最优；追求高集成密度，SOI 最优。
• 有源集成需求：需要片上泵浦或片上探测，InP 或异质集成方案更合适。
• 波段与工艺成熟度：可见光波段 SiN 和 LN 透明；通信波段四者均可，但 SOI 工艺最成熟、成本最低。

下面这张图把四种平台按“非线性机制—有源能力—典型损耗—集成密度”四个维度做了对比，并标出各自最适合的纠缠源实现路径。

三、典型选择场景与示例参数

下面给出三个典型场景，说明如何从指标反推平台，并附上合理的示例参数（均为教学假设值，非实测数据）。

场景 A：通信波段偏振纠缠源，要求高集成密度、与 CMOS 工艺兼容。首选 SOI + SFWM 微环。示例参数：微环半径 10 μm，波导截面 450 nm × 220 nm，Q 值约 1×10⁵，泵浦功率约 1 mW 连续波，在 1550 nm 附近产生信号/闲频光子对。判断依据：符合计数率随泵浦功率平方增长，且 TPA 引起的饱和出现在约 5 mW 以上。若需要 χ⁽²⁾ 的宽带纠缠，则改用 SOI 上异质集成 TFLN 微环。

场景 B：可见光波段（如 810 nm）纠缠源，要求窄线宽、低损耗。首选 SiN 微环 SFWM。示例参数：SiN 膜厚 600 nm，波导宽度 1.2 μm，微环半径 50 μm，Q 值约 1×10⁶，泵浦波长 405 nm，信号/闲频在 810 nm 附近。判断依据：Q 值越高，光子对线宽越窄（约 MHz 量级），但需注意可见光波段 SiN 的瑞利散射损耗会上升。

场景 C：需要片上泵浦和探测的单片集成源。首选 InP 平台。示例参数：InP 波导截面 500 nm × 300 nm，集成 DFB 激光器输出 1550 nm 泵浦，经 SFWM 微环产生光子对，再由片上 InGaAs 探测器接收。判断依据：单片集成可省去外部光纤耦合，但波导损耗约 2 dB/cm，需在链路预算中预留 3–6 dB 余量。

四、工艺与集成约束的补充说明

除了上述核心指标，还有几个工程约束会影响平台选择。第一，光纤耦合损耗：SOI 波导模场尺寸约 0.5 μm，与单模光纤（约 10 μm）失配严重，需用光栅耦合器或倒锥耦合器，典型耦合损耗 1–3 dB/端；SiN 模场更大，耦合损耗可低至 0.5 dB/端；LN 和 InP 介于两者之间。第二，热光系数：SiN 热光系数约 2.5×10⁻⁵ /K，SOI 约 1.8×10⁻⁴ /K，后者对温度更敏感，高 Q 微环需要主动温控。第三，晶圆尺寸与成本：SOI 和 SiN 可跑 200 mm/300 mm CMOS 线，成本低、产能大；TFLN 目前以 100–150 mm 为主，InP 以 100 mm 为主，成本相对较高。第四，非线性极化方向：LN 的 d₃₃ 要求泵浦、信号、闲频的偏振方向沿晶轴 Z 方向，设计波导时必须做偏振管理，否则效率会下降一个量级以上。

综合来看，平台选择没有唯一答案，而是“指标—机制—工艺”三者折中的结果。建议在项目初期先列出必须满足的硬指标（波段、线宽、符合计数率、集成度、有源需求），再对照上表逐项筛选，最后用一次流片或代工 PDK 的可用性做最终确认。