首页
›
车载软件与智能汽车
›
030-车规级芯片与AEC-Q硬件设计
›
《ESD防护设计与Latch up测试》
VIP10
本课程属于:030-车规级芯片与AEC-Q硬件设计
车载软件与智能汽车 · 共 10 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
ESD防护设计与Latch up测试
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
ESD防护概述
ESD现象与危害 · ESD模型(HBM · CDM
ESD
防护概述
02
ESD防护器件原理
二极管 · GGNMOS · SCR
ESD
防护器件原理
03
ESD防护设计窗口
触发电压 · 维持电压 · 失效电流
ESD
防护设计窗口
04
全芯片ESD防护策略
基于VDD-VSS的Rail-bas… · 基于Local Clamp的策略
ESD
全芯片
05
I/O Pad的ESD设计
双二极管结构 · 电源钳位结构 · 输出驱动器的ESD加固
I/O
Pad
06
电源轨ESD Clamp设计
RC触发Clamp · 二极管串Clamp · 主动式Clamp
ESD
Clamp
07
内部电路的ESD防护
内部信号线的保护 · 隔离技术 · 深N阱的应用
ESD
内部电路的
08
先进工艺下的ESD挑战
FinFET工艺的ESD弱点 · SOI工艺的ESD设计
ESD
先进工艺下的
09
ESD版图设计规则
接触孔间距 · 金属线宽 · 有源区尺寸
ESD
版图设计规则
10
ESD仿真与建模
TCAD仿真 · SPICE模型 · TLP测试与仿真关联
ESD
仿真
11
TLP测试原理与方法
传输线脉冲测试系统 · I-V曲线解读 · 失效点分析
TLP
测试原理
12
HBM测试标准与流程
JEDEC标准 · 测试波形 · 合格判定准则
HBM
测试标准
13
CDM测试标准与流程
JEDEC标准 · 测试板设计 · 失效模式分析
CDM
测试标准
14
Latch up概述
Latch up现象 · 触发机制 · 闩锁效应与CMOS工艺的关系
Latch
up
15
Latch up测试标准
JEDEC JESD78标准 · IEC标准 · 温度要求
Latch
up
16
Latch up触发源分析
过压触发 · 过流触发 · 瞬态触发
Latch
up
17
Latch up防护设计原则
Guard Ring设计 · 阱接触间距 · 衬底接触策略
Latch
up
18
Guard Ring设计实战
P+ Guard Ring · N+ Guard Ring · 双环结构
Guard
Ring
19
阱接触与衬底接触设计
接触间距 · 接触密度 · 低阻抗路径构建
阱接触
衬底接触设计
20
深N阱与隔离技术
深N阱的Latch up抑制效果 · 三阱工艺的应用
深N阱
隔离技术
21
SCR结构在Latch up中的应用
SCR触发电压控制 · 维持电压设计
SCR
Latch
22
Latch up版图规则
NMOS与PMOS间距 · 阱接触间距 · 电源地线布局
Latch
up
23
Latch up仿真方法
准静态仿真 · 瞬态仿真 · 温度效应仿真
Latch
up
24
Latch up测试实战
测试设备搭建 · 测试流程 · 数据记录与分析
Latch
up
25
ESD与Latch up协同设计
两者权衡 · 设计冲突解决 · 优化策略
ESD
Latch
26
车规级ESD与Latch up要求
AEC-Q100标准 · 高温测试 · 可靠性要求
ESD
Latch
27
ESD与Latch up失效分析
FIB切割 · SEM观察 · 热点定位
ESD
Latch
28
典型ESD失效案例解析
I/O失效 · 电源钳位失效 · 内部电路失效
ESD
典型
29
典型Latch up失效案例解析
大电流烧毁 · 功能异常 · 复位失效
Latch
up
30
ESD与Latch up设计规则检查(DRC)
Calibre规则编写 · 检查流程 · 常见错误修复
ESD
Latch
所属VIP或分类
同VIP:AEC-Q104认证硬件设计全流程
同VIP:从选型到认证的硬件设计实战
同VIP:功能安全ISO26262硬件落地