VIP20

本课程属于：049-FPGA开发TSN时间敏感网络 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

FPGA实现TSN帧过滤与流量监管功能

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · TSN背景与帧过滤/流量监管在TSN…

课程导入学习目标

时间敏感网络核心概念 · IEEE 802.1Qbv/Qbu/… · TSN与普通以太网的区别

TSN时间敏感网络核心…

帧过滤与流量监管概述

帧过滤的定义 · 流量监管（Policing）与整形（… · TSN中的帧过滤与流量监管需求

帧过滤流量监管概述

FPGA基础与开发环境

FPGA架构简介 · 常用开发工具（Vivado/Quar… · 硬件描述语言（Verilog/VHD…

FPGA开发环境

TSN帧格式与关键字段

以太网帧结构 · VLAN标签 · 1Qci相关字段（Priority

帧过滤机制详解

基于目的MAC · 源MAC · VLAN ID

帧过滤机制详解MAC

流量监管（Policing）原理

令牌桶算法（ Bucket… · 漏桶算法（Leaky Bucket） · TSN中的带宽配置与突发容忍度

Policing流量监管

IEEE 802.1Qci（PSFP）标准

Per-Stream Filteri… · 流过滤实例（Stream Filte… · 流门控（Stream Gating）

FPGA实现帧过滤的架构设计

模块划分 · 过滤引擎 · 查找表（LUT）与内容寻址存储器（C…

FPGA实现帧过滤的架构…

FPGA实现流量监管的架构设计

令牌桶模块设计 · 计数器与时间戳管理 · 速率计算与更新逻辑

FPGA实现流量监管的架…

帧过滤与流量监管的协同设计

过滤与监管的级联关系 · 门控与过滤的交互 · 如何避免冲突与冗余

帧过滤流量监管的协同设…

硬件描述语言实现（Verilog/VHDL）

帧解析模块 · 过滤逻辑代码示例 · 令牌桶模块代码示例

Verilog/VHDL硬件描述语言实现

仿真与验证方法

使用ModelSim/Vivado… · 测试向量设计 · 覆盖率分析

仿真验证方法

FPGA原型验证平台搭建

开发板选择 · 以太网接口（GMII/RGMII/1… · 时钟与复位设计

FPGA原型验证平台搭建

基于FPGA实现简单的TSN帧过滤功… · 模块设计 · 代码实现

案例实战FPGA

基于FPGA实现流量监管功能 · 实现监管逻辑 · 验证带宽限制效果

案例实战FPGA

综合实现帧过滤与流量监管 · 集成过滤与监管 · 性能测试

案例实战综合实现帧过滤

提高过滤与监管吞吐量 · 减少延迟 · 资源占用优化（LUT/FF/BRAM…

性能优化提高过滤

时序分析与约束

FPGA时序约束（XDC/SDC） · 关键路径分析 · 时钟域交叉处理

时序分析约束

常见问题与调试技巧

过滤不生效 · 监管速率不准确 · 时序违例

常见问题调试技巧

TSN帧过滤与流量监管的测试与验证

一致性测试（Conformance… · 性能测试（吞吐量 · 延迟

与TSN其他功能的集成

与时间同步（802.1AS） · 调度（Qbv） · 帧抢占（Qbu）的协同工作

TSN其他功能的集成

多流与复杂场景处理

多流过滤与监管 · 优先级与门控组合 · 动态配置更新

多流复杂场景处理

安全与可靠性

防止非法帧攻击 · 监管异常处理 · 错误检测与恢复

安全可靠性

基于FPGA的TSN交换机设计案例

整体架构 · 帧过滤与监管在交换机中的位置 · 与其他模块的接口

软硬件协同设计

使用MicroBlaze/ARM处理… · 寄存器接口设计 · 软件驱动开发

软硬件协同设计MicroBlaze/A…

可编程门控（Programmable… · 流粒度监管 · 基于FPGA的TSN控制器实现

高级话题Programmable

从零开始设计一个TSN帧过滤与流量监… · 架构设计 · 编码实现

项目实战TSN

课程总结与复习

核心知识点回顾 · 常见误区 · 学习资源推荐

课程总结复习

综合考核与项目答辩

设计一个综合任务（如实现带过滤与监管… · 评估标准 · 答辩要点

综合考核项目答辩