4. 最小宽度违例（Minimum Width）

4.1 定义与物理意义

最小宽度（Minimum Width）是集成电路制造中最重要的基本设计规则之一。它定义了在特定工艺层上，连续图形在单一方向上必须保持的最小尺寸。如果实际图形宽度小于工艺节点允许的最小值，将导致光刻、刻蚀或沉积过程中图形变形、断裂或电气性能退化。

4.2 常见违例场景

4.2.1 金属线宽违例

金属互连层的最小宽度违例通常发生在以下情况：

• 走线拐角处： 45° 或 90° 拐角内侧因光学邻近效应（OPE）导致实际宽度收缩。
• 线端/线头： 金属线末端因刻蚀负载效应变窄，形成“线端缩短”。
• 窄通道布线： 在拥挤区域，自动布线器可能生成小于最小宽度的金属线段。
• 冗余金属填充： 浮空金属填充块设计不当，产生细长条状图形。

4.2.2 多晶硅宽度违例

多晶硅层的最小宽度直接决定晶体管沟道长度，违例场景包括：

• 栅极图形： 多晶硅栅极宽度小于工艺最小尺寸，导致沟道长度过短，引发短沟道效应。
• 多晶硅互连： 作为局部互连时，多晶硅线宽不足会显著增加电阻。
• 栅极末端： 栅极超出有源区的部分（Poly Overhang）宽度不足，影响栅极接触。

4.3 Calibre 规则写法

在 Calibre SVRF（Standard Verification Rule Format）中，最小宽度检查通过 WIDTH 语句实现。基本语法如下：

// 金属1层最小宽度检查：要求所有金属1图形宽度 ≥ 0.10 μm
WIDTH M1 < 0.10  [ABUT < 90]  "M1.W.1: M1 minimum width violation"

// 多晶硅层最小宽度检查：要求所有多晶硅图形宽度 ≥ 0.04 μm
WIDTH POLY < 0.04  [ABUT < 90]  "POLY.W.1: Poly minimum width violation"

// 带拐角处理的金属2层最小宽度检查
WIDTH M2 < 0.08  [ABUT < 90]  "M2.W.1: M2 width < 0.08um at non-orthogonal edges"

规则参数说明：

4.4 报错示例与解读

当 Calibre 检测到最小宽度违例时，会在 DRC 结果数据库中生成如下格式的报错：

DRC Rule: M1.W.1 - M1 minimum width violation
Violation Type: Width
Layer: M1 (Metal 1)
Location: (12.345, 67.890) um
Description: M1 width = 0.085 um, minimum required = 0.100 um
Severity: Error

报错字段解读：

• Rule： 触发违例的规则名称，对应规则文件中的 "M1.W.1"。
• Violation Type： 违例类型为 Width，表示宽度相关。
• Layer： 发生违例的工艺层。
• Location： 违例图形在版图中的坐标位置，用于定位和修复。
• Description： 实际测量宽度与最小要求宽度的对比。
• Severity： 严重等级，通常为 Error（必须修复）或 Warning（建议修复）。

4.5 最小宽度违例的物理根源与修复策略

下图展示了最小宽度违例的典型物理场景及对应的修复方法：

4.6 最小宽度检查的进阶考量

在实际项目中，最小宽度检查并非简单的“一刀切”规则。以下因素需要设计者特别关注：

• 工艺节点差异： 不同代工厂、不同工艺节点（如 28nm vs. 7nm）的最小宽度值差异巨大，必须严格遵循 PDK 参数。
• 密度相关规则： 某些工艺要求最小宽度与图形密度耦合，密度过低时最小宽度要求更严格。
• 天线效应关联： 窄金属线更容易积累电荷，在等离子体刻蚀过程中引发栅氧化层击穿，需结合天线规则检查。
• 可靠性降级： 长期工作下，窄金属线因电迁移（EM）失效的概率显著增加，设计时应预留裕量。