3. DRC违例分类总览：三大类别及各自特点

在基于Calibre的物理验证流程中，DRC违例并非杂乱无章。为了高效定位和修复问题，业界通常将DRC违例归纳为三大核心类别：几何违例、电气违例和工艺违例。理解这三类违例的本质区别，是成为一名资深IC后端设计专家的第一步。

下表从定义、典型场景、检查重点和修复难度四个维度，对三大违例类别进行了横向对比：

3.1 几何违例（Geometric Violations）

几何违例是最常见、最直观的DRC违例类型。它主要检查版图中不同图形层之间或同一图形层内部的物理尺寸关系是否满足设计规则。这类规则通常由代工厂根据光刻、刻蚀等工艺能力制定。

• 最小间距（Minimum Spacing）：同一层或不同层图形之间的最小距离。例如，M1层金属线之间的间距必须大于0.1μm，否则可能导致短路。
• 最小宽度（Minimum Width）：图形的最小线宽。例如，多晶硅栅的宽度必须大于0.05μm，否则可能导致晶体管沟道失效。
• 最小包围（Minimum Enclosure）：一个图形必须完全包围另一个图形的边缘。例如，接触孔（Contact）必须被金属层完全包围，且包围量至少为0.02μm。
• 图形突出（Notch/Corner）：检查图形边缘是否存在尖锐的凹口或凸起，这些形状在制造过程中容易导致应力集中或断裂。

3.2 电气违例（Electrical Violations）

电气违例关注的是版图在通电工作状态下的电学特性。这类规则不仅检查图形本身，还检查它们之间的连接关系、寄生效应以及对电路性能的影响。

• 天线违例（Antenna Rule）：在等离子体刻蚀过程中，长金属线会像天线一样收集电荷，可能击穿与之相连的栅氧化层。Calibre会检查金属面积与栅面积的比值是否超标。
• 浮空栅极（Floating Gate）：检查多晶硅栅是否连接到有效的驱动节点。浮空栅极会导致晶体管状态不确定，增加功耗和噪声。
• 闩锁效应（Latch-up）：检查N阱和P阱之间的间距、衬底接触和阱接触的密度，防止寄生双极晶体管导通，造成电源到地的大电流。
• 电流密度（Current Density）：检查金属线的宽度是否足以承载设计预期的电流，防止电迁移（Electromigration）导致断路。

3.3 工艺违例（Process Violations）

工艺违例是随着先进制程（如7nm、5nm及以下）的引入而变得越来越重要的类别。它主要检查版图在实际制造流程中可能遇到的物理限制，确保版图能够被光刻、刻蚀、化学机械抛光（CMP）等工艺步骤忠实地再现。

• 图形密度（Density Rule）：检查各层图形的密度是否在代工厂规定的范围内。密度过低会导致CMP过程中出现凹陷（Dishing），密度过高则可能导致过度抛光。
• 光刻热点（Litho Hotspot）：检查图形是否容易在光刻过程中产生桥接、断裂或分辨率不足。例如，一维图形（1D gridded design）中的线端间距（Line-end spacing）必须严格满足。
• OPC辅助图形（SRAF）：检查是否在适当位置插入了亚分辨率辅助图形（Sub-Resolution Assist Features），以改善主图形的光刻工艺窗口。
• 层次对准（Overlay）：检查不同光刻层之间的对准容差，确保通孔（Via）能够准确连接上下层金属。

下图展示了从版图设计到制造过程中，三类DRC违例的检查层次与相互关系：

3.4 三类违例的关联与优先级

在实际项目中，三类违例往往相互交织。例如，一个金属线间距不足（几何违例）在先进制程下，很可能同时被标记为光刻热点（工艺违例）。因此，修复策略需要遵循一定的优先级：

1. 优先修复电气违例：因为它们直接影响芯片的功能和可靠性，如天线违例可能导致芯片直接失效。
2. 其次修复工艺违例：因为它们影响制造良率，在量产阶段至关重要。
3. 最后修复几何违例：虽然数量最多，但通常可以通过局部调整解决，且对功能和良率的影响相对较小。