3. 常见DRC规则类型（一）：最小宽度规则、最小间距规则、最小面积规则、最小包围规则
在芯片物理验证中，DRC（Design Rule Check，设计规则检查）是确保版图符合制造工艺要求的关键步骤。本章将深入剖析四种最基础、最核心的DRC规则类型：最小宽度、最小间距、最小面积和最小包围。这些规则直接决定了芯片的可制造性与良率，是每一位物理验证工程师必须熟练掌握的基础知识。
3.1 最小宽度规则（Minimum Width Rule）
最小宽度规则定义了版图中每一层图形（如金属线、多晶硅、有源区等）在任意方向上必须保持的最小尺寸。如果图形宽度小于工艺允许的最小值，在光刻和刻蚀过程中极易发生断裂或短路，导致芯片失效。
核心要点：最小宽度规则不仅适用于直线段，也适用于拐角、末端和环形结构。检查时通常使用“宽度测量”算法，扫描图形内部所有可能的最窄路径。
常见检查对象与典型值
| 工艺层 | 典型最小宽度（nm） | 失效风险 |
|---|---|---|
| M1（第一层金属） | 40 ~ 80 | 金属线断裂、电阻增大 |
| Poly（多晶硅栅） | 30 ~ 60 | 栅极短路、晶体管失效 |
| OD（有源区） | 50 ~ 100 | 源漏区连接不良 |
| Via（通孔） | 30 ~ 50（边长） | 通孔阻塞、接触电阻剧增 |
实战检查要点
- 末端效应：金属线末端容易因光刻圆角效应而变窄，需额外关注。
- 槽型结构：U型或环形金属槽的内侧宽度往往比外侧更难满足规则。
- 层次叠加：某些工艺要求“通孔上的金属宽度”比普通金属更宽（即“通孔覆盖规则”的衍生）。
3.2 最小间距规则（Minimum Spacing Rule）
最小间距规则定义了同一层或不同层上两个图形之间必须保持的最小距离。间距不足会导致桥接短路、漏电或寄生电容过大。这是DRC中数量最多、最复杂的规则类型之一。
⚠️ 常见误区：间距规则不仅适用于“边到边”，还适用于“角到角”、“边到角”以及“通孔到图形”等多种几何关系。许多新手只检查平行边，忽略了斜角间距，导致漏报。
间距规则分类
| 分类 | 描述 | 典型值（nm） |
|---|---|---|
| 同层间距 | 同一层上两个图形之间的最小距离 | 40 ~ 80 |
| 异层间距 | 不同层（如M1与M2）之间的最小距离 | 50 ~ 100 |
| 通孔间距 | 通孔与通孔、通孔与金属之间的最小距离 | 30 ~ 60 |
| 阱间距 | 不同电位阱（N阱与P阱）之间的最小距离 | 200 ~ 500 |
实战检查要点
- 同电位 vs 异电位：同电位的图形间距可以比异电位更小（例如同电位金属线间距可放宽）。
- 密度相关间距：某些先进工艺中，间距规则与图形密度挂钩，密度越大间距要求越严格。
- 层次依赖：通孔层与金属层之间的间距规则通常比金属层内部更严格。
3.3 最小面积规则（Minimum Area Rule）
最小面积规则要求版图中每个独立图形（或特定图形组合）的面积必须大于工艺规定的最小值。面积不足会导致光刻曝光不足、刻蚀不完全或金属电迁移失效。
🔍 深层原理：最小面积规则与“天线效应”和“电迁移”密切相关。面积过小的金属线在电流密度过大时，电子迁移会导致金属原子位移，最终造成开路。同时，小面积图形在CMP（化学机械抛光）过程中容易发生“碟形凹陷”，影响平坦度。
面积规则检查对象
- 金属图形：每个独立的金属块面积必须大于最小值（如 0.05 μm²）。
- 通孔/接触孔：单个通孔面积由边长决定，但多个通孔并联时总面积需满足要求。
- 有源区/多晶硅：晶体管的有源区面积影响电流驱动能力，面积不足会导致驱动不足。
- 阱/衬底接触：阱接触区面积不足会导致闩锁效应风险增加。
实战检查要点
- 图形合并：同一层上通过通孔连接的多个图形，在面积检查时通常视为一个整体。
- 密度补偿：当图形面积过小时，可通过添加“虚拟图形”（dummy fill）来满足密度要求，但虚拟图形不能影响电路功能。
- 层次组合：某些工艺要求“通孔+上下金属”的组合面积满足特定值，而非单独检查。
3.4 最小包围规则（Minimum Enclosure Rule）
最小包围规则定义了上层图形对下层图形（或通孔对金属）的覆盖余量。例如，金属线必须完全包围通孔，且从通孔边缘到金属边缘的距离必须大于最小值。包围不足会导致通孔与金属接触不良，甚至完全断开。
⚠️ 关键风险：包围规则是“可制造性设计（DFM）”的核心。在光刻对准偏差（overlay error）存在的情况下，包围余量不足会导致通孔部分悬空，造成接触电阻剧增或断路。这是芯片良率损失的常见原因之一。
常见包围规则类型
| 规则名称 | 描述 | 典型值（nm） |
|---|---|---|
| 通孔包围（Via Enclosure） | 金属层对通孔的覆盖余量 | 10 ~ 30 |
| 接触孔包围（Contact Enclosure） | 金属层对接触孔的覆盖余量 | 15 ~ 40 |
| 栅极包围（Gate Enclosure） | 多晶硅栅对有源区的覆盖余量 | 20 ~ 50 |
| 阱包围（Well Enclosure） | N阱对P阱边界的覆盖余量 | 100 ~ 300 |
实战检查要点
- 方向性：包围规则通常有方向性，例如“金属对通孔的包围”和“通孔对金属的包围”是两个不同的规则。
- 多通孔场景：当多个通孔排列在一起时，金属对每个通孔的包围必须独立满足，且通孔之间的间距也需满足规则。
- 拐角包围：通孔位于金属拐角处时，包围余量更容易不足，需重点检查。
3.5 四种规则对比总结
| 规则类型 | 检查对象 | 主要失效模式 | 检查维度 | 典型命令关键字 |
|---|---|---|---|---|
| 最小宽度 | 单个图形 | 断裂、电阻增大 | 一维（线宽） | WIDTH |
| 最小间距 | 两个图形之间 | 桥接、漏电 | 一维（距离） | SPACING |
| 最小面积 | 单个图形或组合 | 电迁移、曝光不足 | 二维（面积） | AREA |
| 最小包围 | 上下层图形关系 | 接触不良、对准偏差 | 二维（覆盖余量） | ENCLOSURE |
💡 实战建议：在分析DRC结果时，建议按照“宽度 → 间距 → 面积 → 包围”的顺序逐层排查。宽度和间距问题通常影响范围广，优先修复；面积和包围问题往往与特定结构相关，需要结合电路功能仔细评估。使用EDA工具（如Calibre、ICV）的“DRC结果浏览器”可以快速定位违规位置，并查看违规的详细几何参数。