首页
›
芯片设计与FPGA
›
044-Vivado_FPGA原型验证
›
《SystemVerilog搭建UVM框架的事务级建模》
VIP20
本课程属于:044-Vivado_FPGA原型验证
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
SystemVerilog搭建UVM框架的事务级建模
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
UVM概述
UVM发展历史 · UVM核心思想 · UVM与SystemVerilog的…
UVM
发展历史
02
事务级建模基础
事务(Transaction)的概念 · 事务属性与操作 · 事务级接口(TLM)简介
事务级建模基础
Transaction
03
UVM组件家族
uvm_component · uvm_object · uvm_agent
UVM
组件家族
04
UVM树形结构
组件层次化构建 · parent-child关系 · build_phase与connec…
UVM
树形结构
05
UVM Phase机制
Phase分类(build · connect · run
UVM
Phase
06
UVM Objection机制
Objection的作用 · raise_objection与dr… · 超时设置
UVM
Objection
07
UVM配置机制
uvm_config_db的使用 · 类型化配置 · 通配符匹配
UVM
配置机制
08
UVM Factory机制
工厂模式原理 · 类型覆盖(type_override… · 实例覆盖(instance_over…
UVM
Factory
09
UVM Sequence与Sequencer
Sequence的概念 · Sequence启动方式 · Sequencer仲裁机制
UVM
Sequence
10
UVM Sequence进阶
Sequence嵌套 · Sequence库 · Sequence的同步与等待
UVM
Sequence
11
UVM Driver设计
Driver的职责 · get_next_item与item… · 驱动时序控制
UVM
Driver
12
UVM Monitor设计
Monitor的职责 · 事务收集与打包 · 分析端口(analysis_port…
UVM
Monitor
13
UVM Agent设计
Agent的组成(Driver · Monitor · Sequencer)
UVM
Agent
14
UVM Scoreboard设计
Scoreboard的职责 · 数据比较与检查 · 预测逻辑(Predictor)
UVM
Scoreboard
15
UVM Environment设计
Environment的层次化构建 · 子组件实例化与连接 · Environment的配置传递
UVM
Environment
16
UVM Test与Testbench
Test的职责 · Test的启动与执行 · Testbench顶层构建
UVM
Test
17
UVM TLM通信基础
TLM端口(port · export · imp)
UVM
TLM
18
UVM TLM通信进阶
TLM Analysis Port与… · TLM Transport与Non-… · TLM Socket
UVM
TLM
19
UVM事务序列化
pack与unpack方法 · uvm_packer的使用 · 自定义序列化策略
UVM
事务序列化
20
UVM事务比较
compare方法 · do_compare回调 · 自定义比较规则
UVM
事务比较
21
UVM事务打印与显示
convert2string方法 · do_print回调 · 事务的格式化输出
UVM
事务打印
22
UVM事务随机化
rand与randc变量 · constraint块 · randomize方法
UVM
事务随机化
23
UVM寄存器模型基础
寄存器模型的概念 · uvm_reg · uvm_reg_block
UVM
寄存器模型基础
24
UVM寄存器模型访问
前门访问(Frontdoor) · 后门访问(Backdoor) · 寄存器预测(Prediction)
UVM
寄存器模型访问
25
UVM寄存器模型序列
寄存器Sequence · 寄存器读写操作 · 寄存器模型与Scoreboard的协…
UVM
寄存器模型序列
26
UVM覆盖率收集
覆盖率类型(代码覆盖率 · 功能覆盖率 · 翻转覆盖率)
UVM
覆盖率收集
27
UVM断言与检查
断言的基本语法 · 并发断言与即时断言 · 断言在UVM中的集成
UVM
断言
28
UVM回调机制
uvm_callbacks类 · 回调注册与触发 · 回调在验证组件中的应用
UVM
回调机制
29
UVM消息管理
消息ID · 消息verbosity · 消息action(UVM_LOG
UVM
消息管理
30
UVM实战项目
项目需求分析 · 验证计划制定 · UVM环境搭建
UVM
实战项目
所属VIP或分类
同VIP:AXI总线接口封装在Vivado中的时序收敛调试
同VIP:SystemVerilog实现TLM适配器的覆盖率分析
同VIP:SystemVerilog实现UVM框架的硬件加速部署