VIP20
本课程属于：044-Vivado_FPGA原型验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

SystemVerilog实现原型板部署的时序收敛调试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
时序收敛概述
什么是时序收敛 · 为什么原型板部署需要时序收敛 · 时序收敛的挑战与目标
时序收敛概述什么是时序收敛
02
时序分析基础
建立时间与保持时间 · 时钟偏斜 · 时钟抖动
时序分析基础建立时间
03
SystemVerilog时序建模
时钟定义与生成 · 同步与异步复位 · 时序逻辑的SV描述
SystemVerilo…时序建模
04
静态时序分析入门
STA基本概念 · SDC约束文件 · 时序报告解读
静态时序分析入门STA
05
原型板部署流程
从RTL到比特流 · 原型板硬件架构 · 部署中的时序问题
原型板部署流程RTL
06
时钟资源与时钟树
全局时钟网络 · 时钟管理单元 · 时钟树综合与优化
时钟资源时钟树
07
I/O时序约束
输入延迟约束 · 输出延迟约束 · 虚拟时钟
I/O时序约束
08
跨时钟域同步
CDC问题 · 同步器设计 · 异步FIFO
跨时钟域同步CDC
09
组合逻辑优化
关键路径识别 · 逻辑级数压缩 · 重定时技术
组合逻辑优化关键路径识别
10
寄存器与流水线
寄存器平衡 · 流水线插入 · 重定时与寄存器重命名
寄存器流水线
11
复位策略与时序
同步复位 vs 异步复位 · 复位树 · 复位释放时序
复位策略时序
12
低功耗与时序权衡
时钟门控 · 电源门控 · 多电压域对时序的影响
低功耗时序权衡
13
时序约束进阶
伪路径 · 多周期路径 · 最大延迟/最小延迟约束
时序约束进阶伪路径
14
时序报告分析
建立时间违例分析 · 保持时间违例分析 · 报告解读技巧
时序报告分析建立时间违例分析
15
时序调试工具
Vivado/Vitis时序引擎 · Quartus TimeQuest · PrimeTime
时序调试工具Vivado/Vitis
16
增量编译与布局优化
增量综合 · 布局布线 · 物理综合
增量编译布局优化
17
时序收敛脚本自动化
Tcl脚本编写 · 约束管理 · 自动化报告生成
时序收敛脚本自动…Tcl
18
多时钟域时序收敛
多时钟域交互 · 时钟分组 · 异步时钟域约束
多时钟域时序收敛多时钟域交互
19
高速接口时序
DDR · SerDes · 源同步接口时序约束
高速接口时序DDR
20
时序收敛迭代流程
综合后时序 · 布局后时序 · 布线后时序
时序收敛迭代流程综合后时序
21
时序例外处理
set_false_path · set_multicycle_pat… · set_max_delay
时序例外处理set
22
时钟抖动与相位噪声
抖动来源 · 抖动对时序的影响 · 抖动预算
时钟抖动相位噪声
23
片上变化与时序
OCV · CRPR · AOCV
片上变化时序
24
温度与电压对时序的影响
PVT变化 · 时序裕量 · 降额因子
温度电压对时序的影响
25
时序收敛中的常见错误
约束遗漏 · CDC错误 · 复位同步错误
时序收敛常见错误
26
原型板调试技巧
片上逻辑分析仪 · 触发条件 · 波形捕获
原型板调试技巧片上逻辑分析仪
27
时序收敛案例1
高速数据通路时序修复
时序收敛案例1高速数据通路时序…
28
时序收敛案例2
复杂时钟树时序优化
时序收敛案例2复杂时钟树时序优…
29
时序收敛案例3
多时钟域接口时序收敛
时序收敛案例3多时钟域接口时序…
30
课程总结与最佳实践
时序收敛检查清单 · 设计规范 · 持续学习资源
课程总结最佳实践