📚 课程目录第3章 T22ULP工艺寄生模型

3. T22ULP工艺寄生模型：工艺层电容特性、金属层电阻特性、通孔(Via)寄生模型

在T22ULP工艺下进行LVDS IP的后仿真与版图热效应优化，必须首先建立精确的工艺寄生模型。本章深入剖析构成寄生参数的三类核心要素：工艺层电容、金属层电阻以及通孔(Via)寄生模型。理解这些模型是进行版图优化与后仿真收敛的基础。

工艺层电容主要来源于互连线与衬底、互连线之间的耦合。在T22ULP工艺中，电容模型需区分本征电容与耦合电容。

  关键概念： 本征电容（Area Capacitance）正比于金属面积；边缘电容（Fringe Capacitance）正比于金属周长；耦合电容（Coupling Capacitance）取决于线间距与介电常数。

下表列出了T22ULP工艺中典型金属层与器件层的电容密度参数（单位：fF/μm² 及 fF/μm）：

工艺层	本征电容密度 (fF/μm²)	边缘电容密度 (fF/μm)	典型厚度 (μm)
M1 (底层金属)	0.095	0.042	0.08
M2-M5 (中间金属)	0.088	0.038	0.12
M6-M7 (顶层厚金属)	0.065	0.029	0.80
Poly (多晶硅)	0.110	0.050	0.06
扩散区 (有源区)	0.150	0.060	—

设计提示： LVDS高速信号线应尽量使用顶层厚金属（M6/M7），其本征电容密度较低，有助于降低信号线的总负载电容，提升传输速率。

金属层电阻直接影响LVDS驱动器的输出阻抗匹配与信号线的IR压降。T22ULP工艺使用铜互连（Cu）与铝互连（Al）的混合方案，其中顶层厚金属通常为铝。

金属电阻的计算公式为：

R = R_sheet * (L / W) + R_end * N_contacts

其中，R_sheet 为方块电阻，L 为线长，W 为线宽，R_end 为端头接触电阻。

金属层	材料	方块电阻 R_sheet (mΩ/□)	温度系数 (ppm/°C)	最大允许电流密度 (mA/μm)
M1	Cu	85	3900	1.2
M2-M5	Cu	65	3900	1.5
M6 (顶层)	Al	35	4300	0.8
M7 (顶层厚)	Al	12	4300	1.0

热效应警告： 铝金属的温度系数高于铜，在高温环境下（如LVDS输出级大电流驱动），顶层铝线的电阻会显著增大，导致输出共模电压漂移。后仿真必须包含温度扫描（-40°C ~ 125°C）。

通孔是连接不同金属层的桥梁，其寄生参数包括通孔电阻与通孔电容。在T22ULP工艺中，通孔分为单通孔（Single Via）与阵列通孔（Via Array）。

通孔电阻模型：

R_via = R_single / N_vias
其中 R_single ≈ 2.5 ~ 5.0 Ω (取决于通孔类型与工艺角)

通孔电容模型：

C_via = C_bottom + C_top + C_fringe
典型值：C_via ≈ 0.3 ~ 0.8 fF (单通孔)

通孔类型	连接层	单孔电阻 (Ω)	单孔电容 (fF)	推荐阵列间距 (μm)
V1	M1 → M2	4.2	0.45	0.28
V2-V4	Mx → Mx+1	3.8	0.40	0.32
V5	M5 → M6	2.8	0.55	0.40
V6 (顶层)	M6 → M7	2.5	0.70	0.50

版图优化技巧： 在LVDS输出驱动器的电源/地路径上，务必使用通孔阵列（至少2x2或3x3）来降低总通孔电阻，避免因单孔电流密度过大引发电迁移（EM）失效。

下表汇总了寄生参数对LVDS IP关键性能指标的影响：

寄生参数	受影响指标	典型恶化量	版图优化对策
金属层电阻 (R_metal)	输出共模电压、输出阻抗匹配	共模偏移 ±15 mV	加宽电源/地线，使用多层并联
金属层耦合电容 (C_couple)	信号上升/下降时间、串扰	边沿退化 5~10 ps	差分对等长、等间距，加屏蔽地线
通孔电阻 (R_via)	驱动电流能力、IR压降	压降增加 20~40 mV	使用通孔阵列，避免单孔瓶颈
通孔电容 (C_via)	节点寄生电容、功耗	动态功耗增加 3~5%	减少非必要通孔，优化堆叠层次
衬底寄生电容	高频衰减、共模噪声	带宽降低 8~12%	使用深N阱隔离，增加衬底接触

  后仿真验证要点： 在完成版图设计后，必须使用T22ULP工艺的RC寄生提取工具（如QRC或StarRC）生成带寄生参数的网表，进行后仿真。重点关注：

输出共模电压随工艺角与温度的变化。

差分信号的时延失配（Skew）。

电源网络上的IR压降与电迁移分析。