1. LVDS IP 概述
1.1 LVDS 标准介绍
低压差分信号（Low-Voltage Differential Signaling，LVDS）是一种面向高速数据传输的电气接口标准，由 ANSI/TIA/EIA-644 和 IEEE 1596.3 规范定义。其核心思想是通过一对互补信号线传输数据，利用接收端检测两线之间的电压差来恢复信息，从而获得优异的共模噪声抑制能力和低电磁辐射特性。
| 参数 | ANSI/TIA/EIA-644 规范值 | 典型设计目标 |
|---|---|---|
| 差分输出电压摆幅 | 247 mV ~ 454 mV | 350 mV（典型） |
| 共模电压范围 | 0.2 V ~ 2.35 V | 1.2 V（1.8V 电源域） |
| 输出共模电压 | 1.125 V ~ 1.375 V | 1.25 V |
| 数据速率 | DC ~ 655 Mbps（标准） | 1.0 ~ 2.0 Gbps（优化工艺） |
| 传输介质 | 100 Ω 差分阻抗 | PCB 差分走线 / 双绞线 |
LVDS 采用电流驱动模式，发送端输出一个约 3.5 mA 的恒定电流，流经 100 Ω 终端电阻后产生 350 mV 的差分电压。接收端只需检测该电压差的正负极性即可判定逻辑“0”或“1”。这种低摆幅、电流模式的架构使得 LVDS 在功耗、速度和噪声三方面取得了良好平衡。
设计要点： LVDS 的共模电压范围较宽，但在深亚微米工艺下，电源电压降低（如 1.8V / 1.2V）会压缩共模裕度，需要精确设计共模反馈环路。
1.2 T22ULP 工艺特点
T22ULP 是台积电 22nm 超低功耗 CMOS 工艺平台，面向物联网、可穿戴、无线连接等对功耗和面积有严格要求的应用场景。该工艺在传统 28nm 节点基础上引入了 FinFET 结构（22nm 为 FinFET 起始节点），同时提供多种阈值电压器件选项和丰富的模拟/射频器件库。
| 工艺特征 | 对 LVDS IP 设计的影响 |
|---|---|
| FinFET 器件（1.8V / 1.2V IO） | 沟道长度更短，跨导提升，但输出阻抗降低，需重新设计电流源和共模反馈 |
| 超低功耗（ULP）选项 | 提供 LVT / RVT / HVT 多种阈值，可在速度与漏电之间权衡 |
| MIM / MOM 电容 | 高密度电容可用于输出共模滤波和电源去耦 |
| 多层铜互连（Cu BEOL） | 顶层厚铜可降低电源网络 IR Drop，但寄生 RC 对高速信号影响显著 |
| 温度范围：-40°C ~ 125°C | 后仿真需覆盖全温区，热效应导致驱动电流变化可达 ±15% |
在 T22ULP 工艺中设计 LVDS IP 时，必须特别关注 FinFET 器件的自热效应（Self-Heating Effect）和互连金属的热膨胀应力。这些效应在传统平面工艺中并不突出，但在 22nm 节点下会显著影响驱动器的输出摆幅和共模稳定性。
热效应风险： FinFET 的鳍片结构导热性较差，局部热点温度可能比衬底温度高出 20°C ~ 30°C，导致 LVDS 输出级电流源失配加剧，共模电压漂移超出规范。
1.3 LVDS IP 典型应用场景
LVDS IP 在 T22ULP 工艺下主要服务于以下三类应用场景，每种场景对 IP 的性能指标和版图布局有不同要求：
- 芯片间高速接口（Chip-to-Chip）： 用于 SoC 与外部存储器、图像传感器或基带芯片之间的数据链路。典型速率 1.0 ~ 1.6 Gbps，传输距离 5 ~ 30 cm PCB 走线。要求输出共模精度 ±50 mV，差分摆幅 300 ~ 400 mV。
- 显示接口（Display Interface）： 驱动 LCD / OLED 面板的像素数据通道，通常采用 4 ~ 8 对 LVDS 差分对并行传输。对通道间 skew 要求严格（< 100 ps），且需要支持低功耗待机模式。
- 传感器数据聚合（Sensor Aggregation）： 在 IoT 边缘节点中，将多个低速传感器数据通过 LVDS 串行化后传输到主控芯片。强调低功耗（< 5 mW @ 100 Mbps）和小面积（< 0.01 mm²）。
后仿真关注点： 在 T22ULP 工艺下，LVDS IP 的后仿真必须包含寄生 RC 提取（RCC 模式）、温度扫描（-40°C / 27°C / 125°C）以及电源电压波动（±10%）。对于显示接口场景，还需额外仿真通道间匹配失配（Monte Carlo 200 点）以确保 skew 指标。
1.4 LVDS IP 典型架构
一个完整的 T22ULP LVDS IP 通常包含以下功能模块，各模块在版图热效应优化中需要区别对待：
| 模块名称 | 功能描述 | 热效应敏感度 |
|---|---|---|
| 输出驱动器（Output Driver） | 提供 3.5 mA 恒定电流，驱动 100 Ω 差分负载 | 高（电流源受温度影响大） |
| 共模反馈环路（CMFB） | 将输出共模电压稳定在 1.25 V | 中（运放失调随温度漂移） |
| 预驱动器（Pre-Driver） | 对输入数据整形，提供足够的驱动能力给输出级 | 低（数字逻辑为主） |
| 带隙基准（Bandgap） | 产生与温度无关的参考电压和偏置电流 | 高（一阶补偿后仍有残余温漂） |
| ESD 保护网络 | 提供 HBM 2 kV / CDM 500 V 防护 | 低（无源结构为主） |