4. t22ulp 工艺 ESD 器件库：GGNMOS、GCNMOS、SCR、二极管堆叠结构、各器件 I-V 特性对比
在 t22ulp 超低功耗工艺中，ESD 保护器件的选择直接决定了 LVDS IP 的鲁棒性与寄生性能。本章系统梳理该工艺下四种核心 ESD 器件——GGNMOS、GCNMOS、SCR 以及二极管堆叠结构，并从触发机制、维持电压、电流泄放能力与 I-V 特性四个维度进行横向对比。
4.1 器件结构与工作原理
4.1.1 GGNMOS（栅接地 NMOS）
GGNMOS 是 t22ulp 工艺中最基础的 ESD 器件，其栅极、源极与衬底短接至 VSS，漏极接至被保护节点。当 ESD 事件发生时，漏-衬结雪崩击穿产生衬底电流，抬升衬底电位，触发寄生 NPN 双极晶体管（BJT）开启，形成低阻抗泄放通路。
- 触发电压 Vt1： 约 6.5~7.5 V（工艺节点相关）
- 维持电压 Vh： 约 4.0~5.0 V
- 失效电流 It2： 中等，受限于源漏结与硅化物层
- 优势： 结构简单，与标准 CMOS 工艺完全兼容
- 劣势： 触发电压偏高，多指并联时易发生不均匀导通
4.1.2 GCNMOS（栅耦合 NMOS）
GCNMOS 在 GGNMOS 基础上，在栅极与漏极之间引入耦合电容（通常为 MOM 或 MOS 电容），同时在栅极与源极之间并联下拉电阻。ESD 脉冲通过电容耦合至栅极，使栅压瞬间抬升，加速沟道开启，从而降低触发电压。
- 触发电压 Vt1： 约 5.0~6.0 V（比 GGNMOS 低 1~2 V）
- 维持电压 Vh： 约 3.5~4.5 V
- 失效电流 It2： 较高，沟道辅助开启使电流分布更均匀
- 优势： 触发电压可调，响应速度快
- 劣势： 占用额外面积（电容+电阻），存在栅氧过压风险
4.1.3 SCR（硅控整流器）
SCR 是 t22ulp 工艺中单位面积泄放能力最强的 ESD 器件，由 P+/N-well/P-well/N+ 四层结构构成寄生 PNPN 晶闸管。一旦触发，SCR 进入深度回锁状态，维持电压极低（1.5~2.5 V），可泄放数十安培的电流。
- 触发电压 Vt1： 约 8.0~12.0 V（需触发辅助结构降低）
- 维持电压 Vh： 约 1.5~2.5 V
- 失效电流 It2： 极高（>15 A/μm 宽度）
- 优势： 面积效率最优，适合大电流泄放
- 劣势： 维持电压过低，存在闩锁（Latch-up）风险；触发电压高，需集成触发电路
4.1.4 二极管堆叠结构
在 t22ulp 工艺中，利用 P+/N-well 或 N+/P-well 二极管进行串联堆叠，可灵活调整正向导通电压与反向击穿电压。堆叠级数通常为 2~4 级，用于 LVDS 共模电压范围内的钳位保护。
- 正向导通电压 Vf： 单级约 0.7 V，堆叠后线性叠加
- 反向击穿电压 Vbr： 单级约 7.0~8.0 V
- 失效电流 It2： 中等，受限于二极管面积与金属布线
- 优势： 无回锁风险，寄生电容低，适合高速信号
- 劣势： 面积随堆叠级数线性增加，正向泄放能力有限
4.2 器件 I-V 特性对比
下表汇总了四种 ESD 器件在 t22ulp 工艺下的关键 I-V 特性参数，数据基于典型工艺角（TT, 25°C）的 TLP 测试结果。
| 器件类型 | 触发电压 Vt1 (V) | 维持电压 Vh (V) | 失效电流 It2 (A/μm) | 回锁风险 | 寄生电容 (fF/μm) |
|---|---|---|---|---|---|
| GGNMOS | 6.5 ~ 7.5 | 4.0 ~ 5.0 | 1.5 ~ 2.5 | 低 | 0.8 ~ 1.2 |
| GCNMOS | 5.0 ~ 6.0 | 3.5 ~ 4.5 | 2.5 ~ 4.0 | 低 | 1.0 ~ 1.5 |
| SCR | 8.0 ~ 12.0 | 1.5 ~ 2.5 | 15.0 ~ 25.0 | 高 | 0.3 ~ 0.6 |
| 二极管堆叠 (×2) | 1.4 (正向) / 14.0 (反向) | — | 2.0 ~ 3.0 | 无 | 0.4 ~ 0.6 |
4.3 器件选择与 I-V 特性关系图
下图展示了四种 ESD 器件在 t22ulp 工艺下的典型 I-V 特性曲线对比，横轴为电压（V），纵轴为电流（A），重点标注了触发点、维持区与失效点。
4.4 器件选型建议
针对 t22ulp LVDS IP 的不同应用场景，推荐以下器件选型策略：
- 高速 LVDS 信号引脚（数据速率 > 1 Gbps）： 优先选用二极管堆叠结构（2~3 级），寄生电容低，信号完整性好；配合小尺寸 GGNMOS 作为二级保护。
- 电源域 ESD 保护（VDDIO 2.5 V / VDD 1.2 V）： 采用 GCNMOS 或 SCR 配合触发电路，利用其高 It2 能力泄放电源轨上的大电流。
- 混合电压接口（共模电压 0~2.5 V）： 使用二极管堆叠 + GGNMOS 组合，二极管堆叠提供精确钳位，GGNMOS 提供主泄放通路。
- 面积受限场景： 优先评估 SCR，其单位宽度泄放能力是 GGNMOS 的 6~10 倍，但必须通过版图布局与衬底接触抑制闩锁风险。
4.5 器件结构对比图
下图以剖面结构示意形式，对比 GGNMOS、GCNMOS、SCR 与二极管堆叠在 t22ulp 工艺中的物理实现差异。
4.6 本章小结
t22ulp 工艺的 ESD 器件库为 LVDS IP 设计提供了丰富的选择：GGNMOS 适合通用保护，GCNMOS 优化了触发特性，SCR 在面积效率上具有压倒性优势但需防范闩锁，二极管堆叠则以低电容无回锁特性成为高速信号的首选。实际设计中，应根据 LVDS 接口的电压域、信号速率与面积预算，灵活组合上述器件，并通过 TLP 测试与版图热仿真验证保护效果。