首页
›
芯片设计与FPGA
›
043-t22ulp LVDS IP设计
›
《LVDS接口在t22ulp工艺下的后仿真寄生参数提取》
VIP20
本课程属于:043-t22ulp LVDS IP设计
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
LVDS接口在t22ulp工艺下的后仿真寄生参数提取
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导论
LVDS接口概述 · T22ULP工艺特点 · 后仿真与寄生参数提取的重要性
课程导论
LVDS
02
LVDS基本原理
LVDS信号标准 · 差分信号传输 · 共模与差模噪声
LVDS
基本原理
03
T22ULP工艺简介
工艺节点特征 · 金属层堆叠 · 低功耗特性
T22ULP
工艺简介
04
寄生参数基础
电阻 · 电容 · 电感寄生来源
寄生参数基础
电阻
05
寄生参数提取流程
从版图到网表的完整流程 · 提取工具链介绍(Calibre/St…
寄生参数提取流程
从版图到网表的完…
06
提取文件格式
SPEF · DSPF · SDF格式详解
提取文件格式
SPEF
07
T22ULP工艺文件准备
工艺技术文件(ITF/ICT) · 映射文件 · 规则文件配置
T22ULP
工艺文件准备
08
LVDS版图设计要点
差分对走线 · 屏蔽层 · 保护环
LVDS
版图设计要点
09
提取前的版图检查
DRC/LVS验证 · 天线效应检查 · 密度检查
提取前的版图检查
DRC/LVS
10
Calibre PEX提取设置
输入文件准备 · 规则文件选择 · 提取模式(R/C/RC)
Calibre
PEX
11
StarRC提取流程
nxtgrd文件生成 · 命令脚本编写 · 层次化提取
StarRC
提取流程
12
QRC提取方法
QRC Setup · Technology File配置 · 寄生参数网表输出
QRC
提取方法
13
差分信号寄生提取
差分对耦合电容 · 共模电感 · 差分阻抗计算
差分信号寄生提取
差分对耦合电容
14
关键路径寄生提取
时钟路径 · 数据路径 · 高速信号路径的提取策略
关键路径寄生提取
时钟路径
15
寄生参数网表反标
将寄生网表反标到前仿真网表 · 网表合并技巧
寄生参数网表反标
将寄生网表反标到…
16
后仿真环境搭建
HSPICE/Spectre仿真器设… · 激励文件编写 · 波形查看
后仿真环境搭建
HSPICE/Spect…
17
LVDS眼图分析
眼图生成方法 · 眼高眼宽测量 · 抖动分析
LVDS
眼图分析
18
信号完整性分析
反射 · 串扰 · 过冲/下冲
信号完整性分析
反射
19
功耗与延迟分析
寄生RC对功耗的影响 · 延迟计算 · 时序收敛
功耗
延迟分析
20
温度与工艺角仿真
TT/FF/SS工艺角 · -40C/25C/125C温度扫描
温度
工艺角仿真
21
蒙特卡洛分析
工艺失配仿真 · 统计寄生参数变化 · 良率评估
蒙特卡洛分析
工艺失配仿真
22
提取结果验证
对比前仿与后仿结果 · 误差分析 · 调试方法
提取结果验证
对比前仿
23
常见问题与调试
提取失败原因 · 网表不匹配 · 收敛性问题解决
常见问题
调试
24
脚本自动化提取
Tcl/Perl脚本编写 · 批量提取流程 · 报告生成
脚本自动化提取
Tcl/Perl
25
LVDS接收端寄生提取
输入缓冲器 · 比较器 · 共模反馈网络
LVDS
接收端寄生提取
26
LVDS发送端寄生提取
电流源 · 开关对 · 预加重电路
LVDS
发送端寄生提取
27
ESD与IO环寄生提取
ESD器件模型 · IO环电源网络寄生 · 耦合效应
ESD
IO
28
多层金属寄生建模
顶层厚金属 · 中间薄金属 · 通孔电阻电容建模
多层金属寄生建模
顶层厚金属
29
电磁仿真辅助验证
HFSS/Momentum对关键互连…
电磁仿真辅助验证
HFSS/Momentu…
30
课程总结与项目实战
完整LVDS接口后仿真流程回顾 · 实际项目案例演练
课程总结
项目实战
所属VIP或分类
同VIP:LVDS接口在t22ulp工艺下的IO电路驱动配置技巧
同VIP:LVDS接口在t22ulp工艺下的前仿真与PVT仿真流程
同VIP:t22ulp-LVDS-IP低功耗IO电路设计与选型指南