📚 课程目录第2章 LVDS基本原理

2. LVDS基本原理：信号标准、差分传输、噪声与终端匹配

LVDS（Low-Voltage Differential Signaling，低压差分信号）是高速接口中最成熟的物理层标准之一。在T22ULP工艺下进行后仿真寄生参数提取之前，必须深刻理解LVDS的电气基础——因为寄生参数对差分信号的影响与对单端信号完全不同，终端匹配的精度直接决定眼图质量。

2.1 LVDS信号标准

LVDS标准由ANSI/TIA/EIA-644定义，核心电气参数如下表所示。这些参数是后仿真中激励设置与判决阈值的依据。

参数	符号	最小值	典型值	最大值	单位
输出差分电压	V_OD	250	350	450	mV
输出共模电压	V_OS	1.125	1.2	1.375	V
输入差分阈值	V_TH	—	±100	—	mV
输入共模范围	V_ICR	0	—	2.4	V
信号摆率	SR	—	1.5	—	V/ns
传输速率	f	—	—	655	Mbps

  后仿真要点： 在T22ULP工艺下，VOD受寄生电阻压降影响可能衰减10%~15%；VOS受寄生电容耦合与衬底噪声扰动，后仿真中需检查共模电压是否仍落在输入共模范围内。

2.2 差分信号传输原理

LVDS使用两条互连线（D_P与D_N）传输一对极性相反的信号。接收端检测的是两线之间的电压差，而非对地电压。这一机制带来三大核心优势：

抗共模噪声： 任何同时耦合到两条线上的噪声（如电源地弹、衬底噪声）在差分信号中被抵消。
电磁辐射低： 两线电流方向相反，近场磁场相互抵消，EMI比单端信号低20~30 dB。
电压摆幅小： 仅350 mV摆幅即可实现可靠传输，功耗远低于CMOS单端信号。

下图展示了LVDS差分信号的基本传输架构，包含驱动端、传输线、终端电阻与接收端。

_OD ≈ 350 mV V_OS ≈ 1.2 V I_SS ≈ 3.5 mA D_P (正相) D_N (反相) R_T 100 Ω LVDS 接收器 V_TH ≥ ±100 mV 高输入阻抗 V_ID = V_P − V_N 共模噪声 V_CM 差分信号 V_ID = V_P − V_N，共模噪声在接收端被抵消，仅需100 Ω终端电阻匹配后仿真中需重点提取差分阻抗与共模阻抗的寄生偏差

2.3 共模噪声与差模噪声

在LVDS链路中，噪声按耦合方式分为两类，对信号完整性的影响机制截然不同：

噪声类型	定义	对LVDS的影响	后仿真关注点
共模噪声	同时出现在D_P与D_N上的同向噪声	被差分接收器抑制（CMRR通常 > 60 dB）	检查V_OS是否超出输入共模范围
差模噪声	仅出现在D_P或D_N单线上的噪声	直接叠加到V_ID上，降低眼图裕量	提取单线寄生参数不对称性导致的差模转换

寄生参数陷阱： 在T22ULP工艺中，M1~M2层走线的不对称寄生电容（如ΔC > 5 fF）会将部分共模噪声转换为差模噪声，导致接收端误码。后仿真必须提取差分对的奇模阻抗与偶模阻抗，并确保两者偏差 < 5%。

2.4 终端匹配

LVDS要求传输线远端跨接100 Ω终端电阻，以实现阻抗匹配并吸收反射。终端匹配的精度直接影响信号质量：

匹配电阻偏差 < 1%： 反射系数 < 0.005，眼图几乎无振铃。
匹配电阻偏差 5%： 反射系数 ≈ 0.025，眼图出现可观测的过冲/下冲。
匹配电阻偏差 > 10%： 反射导致码间干扰（ISI），误码率上升。

下图对比了理想匹配与失配情况下的差分电压波形。

_T = 100 Ω ± 1%) V_OD = 350 mV，无过冲，无振铃失配 (R_T = 110 Ω, 偏差 10%) V_OD 过冲 ~ 420 mV，振铃持续 ~ 2 ns 后仿真终端匹配检查清单 ① 提取差分对单端寄生电阻 R_P、R_N，计算有效终端电阻 R_T,eff = R_T + (R_P + R_N) ② 检查 R_T,eff 是否在 95 Ω ~ 105 Ω 范围内 ③ 若使用片内电阻，需提取工艺角下的电阻偏差（±15%），必要时外挂高精度电阻

2.5 后仿真视角的关键总结

实战要点： 在T22ULP工艺下进行LVDS后仿真时，寄生参数提取应重点关注以下三项：

差分阻抗一致性： 提取奇模阻抗 Z_odd，确保与100 Ω终端电阻匹配，偏差 < 5%。
共模阻抗稳定性： 提取偶模阻抗 Z_even，确保共模电压 V_OS 在1.125 V ~ 1.375 V范围内。
不对称寄生： 提取 D_P 与 D_N 的寄生电容差值 ΔC，若 ΔC > 10 fF，需在版图中做等长等宽修正。