4. 寄生参数基础：电阻、电容、电感寄生来源、寄生对信号完整性的影响
在 T22ULP 工艺下，LVDS 接口的高速信号（通常为 1–3 Gbps）对寄生参数极为敏感。寄生电阻、电容和电感并非设计意图中的元件，而是由物理版图结构、材料特性和互连几何形状引入的“不速之客”。理解它们的来源及对信号完整性的影响，是进行准确后仿真与版图优化的前提。
4.1 寄生电阻的来源与影响
4.1.1 来源
- 互连金属线电阻：铝/铜互连线的薄层电阻（Rsq，单位 Ω/□），与金属层厚度、宽度和长度直接相关。T22ULP 工艺中，顶层厚金属（如 M6/M7）的 Rsq 约为 0.08–0.12 Ω/□，而底层薄金属（M1–M3）可达 0.15–0.25 Ω/□。
- 通孔/接触孔电阻：每个通孔（VIA）或接触孔（CT）引入数十毫欧到数百毫欧的串联电阻，在密集通孔阵列中不可忽略。
- 扩散区与多晶硅电阻：MOS 管的源/漏扩散区、多晶硅栅极的薄层电阻，通常为 5–20 Ω/□。
4.1.2 对信号完整性的影响
| 影响维度 | 具体表现 | LVDS 敏感度 |
|---|---|---|
| 直流压降 (IR Drop) | 长互连上的寄生电阻导致电源/地电位偏移，降低接收端共模电压裕度 | 高 |
| 信号衰减 | 电阻与寄生电容形成低通滤波器，高频分量被衰减，眼图张开度减小 | 中–高 |
| 热噪声 | 电阻产生约翰逊噪声（4kTRΔf），在 100 Ω 端接电阻上尤为明显 | 中 |
| 阻抗失配 | 串联电阻改变传输线特性阻抗，引起反射 | 高 |
实战提示：在 T22ULP 的 LVDS 输出驱动器中，建议将输出级到焊盘的互连总寄生电阻控制在 5 Ω 以内，否则会显著降低 100 Ω 差分端接上的电压摆幅。
4.2 寄生电容的来源与影响
4.2.1 来源
- 层间介质电容 (ILD Capacitance)：上下金属层之间的平行板电容，与金属面积成正比，与层间介质厚度（ILD 厚度）成反比。T22ULP 工艺中，M1–M2 层间电容密度约为 0.15–0.20 fF/μm²。
- 边缘/侧壁电容 (Fringe Capacitance)：同层相邻金属线之间的耦合电容，随线间距减小而急剧增大。在 0.1 μm 间距下，侧壁电容密度可达 0.25–0.35 fF/μm。
- 结电容：MOS 管源/漏扩散区与衬底/阱之间的 PN 结电容，与偏压和扩散区面积相关。
- 栅电容：MOS 管栅极与沟道之间的本征电容（Cox），在输入/输出端口形成负载。
4.2.2 对信号完整性的影响
| 影响维度 | 具体表现 | LVDS 敏感度 |
|---|---|---|
| 上升/下降时间退化 | 寄生电容与驱动电阻形成 RC 延迟，使信号边沿变缓，增加确定性抖动 | 高 |
| 串扰 (Crosstalk) | 相邻信号线之间的耦合电容将噪声注入受害线，LVDS 差分对内部尤其敏感 | 极高 |
| 功耗增加 | 动态功耗 P = α·C·V²·f，寄生电容直接增加充放电电流 | 中 |
| 共模噪声转换 | 差分对内部不对称的寄生电容将共模噪声转换为差模噪声 | 高 |
关键指标：LVDS 差分对内的 P 端与 N 端之间的寄生电容失配应控制在 5% 以内，否则会严重恶化共模抑制比（CMRR）并引入共模–差模转换噪声。
4.3 寄生电感的来源与影响
4.3.1 来源
- 互连自感：长直金属线（尤其是顶层厚金属）的自感，典型值为 0.5–1.0 nH/mm，与线宽和距参考平面高度相关。
- 键合线/封装电感：芯片到封装基板的键合线（Bond Wire）或倒装焊凸点（Bump）引入 0.5–3 nH 的串联电感。
- 电源/地平面回路电感：电流回路所包围的面积越大，回路电感越大。不合理的电源/地网格设计会显著增加回路电感。
- 通孔电感：单个通孔（VIA）的寄生电感约为 10–50 pH，在高速电流路径中不可忽略。
4.3.2 对信号完整性的影响
| 影响维度 | 具体表现 | LVDS 敏感度 |
|---|---|---|
| 信号过冲/下冲 | 电感与寄生电容形成 LC 谐振，在信号边沿产生振铃（Ringing） | 高 |
| 电源噪声 (SSN) | 电源路径上的寄生电感在电流跳变时产生 L·di/dt 压降，引起同步开关噪声 | 极高 |
| 电磁辐射 (EMI) | 高频电流回路中的寄生电感充当辐射天线，产生电磁干扰 | 中–高 |
| 阻抗不连续 | 键合线/封装电感破坏传输线的均匀特性，引起反射 | 高 |
避坑指南：在 T22ULP 工艺的 LVDS 输出级，电源去耦电容到输出驱动器的回路电感应尽量 < 0.5 nH。建议在版图中将去耦电容紧邻驱动器放置，并使用宽金属（> 10 μm）连接电源/地，以最小化回路面积。
4.4 寄生参数对信号完整性的综合影响
寄生 R、C、L 并非独立作用，它们共同构成一个复杂的 RLC 网络，对 LVDS 信号产生以下综合效应：
- 带宽限制：寄生 RC 形成低通极点，限制信号带宽。对于 2 Gbps 的 LVDS 信号，3 dB 带宽至少需要 1.5 GHz，寄生 RC 时间常数应 < 100 ps。
- 差分–共模转换：不对称的寄生 R、C、L 将差分信号的一部分转换为共模分量，降低接收端共模抑制能力。
- 抖动增加：寄生参数引起的 ISI（码间干扰）、串扰和电源噪声共同贡献于总抖动（TJ），其中确定性抖动（DJ）应控制在 0.1 UI 以内。
- 眼图闭合：过大的寄生参数导致眼图垂直张开度减小（< 200 mV）和水平张开度减小（< 0.5 UI），直接导致误码率上升。
后仿真验证要点：在 T22ULP 工艺下，LVDS 接口的后仿真必须包含寄生 R、C、L 的完整提取。建议使用 RC 提取（用于延迟和串扰分析）和 RLC 提取（用于电源噪声和振铃分析）两种模式，分别验证信号完整性和电源完整性。
4.5 寄生参数来源与影响总结
4.6 寄生参数提取的工艺相关性
T22ULP 工艺作为超低功耗工艺，其寄生参数具有以下特点，直接影响后仿真策略：
- 薄金属层电容密度高：底层金属（M1–M3）的层间介质较薄（ILD 厚度约 0.3–0.5 μm），单位面积电容比先进工艺（如 7 nm）高 20%–30%，对 LVDS 信号线的侧壁耦合电容需重点提取。
- 通孔电阻不可忽略：由于工艺节点较老（约 22 nm），通孔电阻（约 0.5–2 Ω/VIA）在长互连中累积效应明显，建议在关键路径上使用多排通孔（2×2 或 3×3 阵列）降低等效电阻。
- 衬底耦合效应：T22ULP 采用高阻衬底（约 10 Ω·cm），但高频下衬底耦合电容仍会影响差分对的共模特性，后仿真中应包含衬底寄生网络。
提取策略建议：在 T22ULP 工艺下，LVDS 接口的寄生参数提取应采用“分段提取 + 关键路径 RLC”的混合策略：对非关键路径使用 RC 提取（速度快），对差分对、时钟路径和电源网络使用 RLC 提取（精度高），以平衡仿真效率与准确性。