VIP20

本课程属于：043-t22ulp LVDS IP设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

从零搭建t22ulp LVDS IP设计验证环境与流程

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

课程导论与目标

T22ULP工艺简介 · LVDS IP概述 · 课程学习目标与前置知识要求

课程导论目标

LVDS协议基础

LVDS电气特性 · 信号编码方式 · 数据传输速率与功耗关系

LVDS协议基础

T22ULP工艺库介绍

工艺库文件结构 · 标准单元库 · IO库与模拟库的区别

T22ULP工艺库介绍

LVDS IP架构解析

发送器(TX)内部模块划分 · 接收器(RX)内部模块划分 · PLL与时钟树

设计环境搭建

Linux服务器配置 · EDA工具选型（VCS · Verdi

设计环境搭建Linux

RTL代码结构

顶层模块接口定义 · 子模块例化方式 · 参数化设计原则

RTL代码结构

仿真环境搭建

Makefile编写 · 仿真脚本结构 · 波形dump与日志管理

仿真环境搭建Makefile

验证计划制定

功能点分解 · 覆盖率目标 · 验证策略（直接测试 vs 随机测试）

验证计划制定功能点分解

SystemVerilog验证组件

Driver · Monitor · Scoreboard

SystemVerilo…验证组件

UVM验证环境搭建

UVM树结构 · sequence机制 · factory模式在LVDS验证中的…

UVM验证环境搭建

LVDS TX功能验证

并行数据转串行 · 预加重功能 · 输出摆幅控制测试

LVDS RX功能验证

时钟数据恢复(CDR) · 串并转换 · 数据对齐与抖动容限测试

PLL与时钟生成验证

锁定时间 · 频率范围 · 相位噪声对LVDS链路的影响

PLL时钟生成验证

功耗与电压域验证

不同电压模式下的功能检查 · 低功耗模式切换测试

功耗电压域验证

边界扫描与DFT验证

JTAG接口测试 · 扫描链插入后的功能验证

DFT边界扫描

时序约束与STA

SDC文件编写 · 建立时间/保持时间检查 · 跨时钟域处理

STA时序约束

Design Compiler综合脚… · 面积与功耗优化 · 网表生成

综合流程Design

LEC（逻辑等价性检查）流程 · RTL与网表对比

形式验证LEC

布局布线(Place & Route)

Innovus流程 · floorplan规划 · 电源网络设计

DRC/LVS检查 · 天线效应修复 · 金属密度填充

物理验证DRC/LVS

后仿真(Post-layout Simulation)

寄生参数提取(SDF) · 后仿脚本 · 时序收敛检查

Post-layoutSimulation

混合信号验证

模拟模块行为模型 · AMS仿真环境搭建 · 数字与模拟接口检查

混合信号验证模拟模块行为模型

回归测试与自动化

回归脚本设计 · 测试用例管理 · 结果自动比对

回归测试自动化

覆盖率收集与分析

代码覆盖率 · 功能覆盖率 · 翻转覆盖率收集与合并

覆盖率收集分析

Bug追踪与版本管理

Git分支策略 · Issue跟踪流程 · 验证报告模板

LVDS IP在SoC中的集成步骤 · 引脚复用 · Pad ring设计

文档撰写规范

设计文档 · 验证文档 · 用户指南的编写标准

文档撰写规范设计文档

项目实战案例1

从零搭建TX验证环境并完成基本功能测…

项目实战案例1TX

项目实战案例2

RX CDR性能验证与抖动注入测试

项目实战案例2RX

课程总结与进阶方向

常见问题FAQ · 未来高速接口趋势 · 学习资源推荐

课程总结进阶方向