从零搭建t22ulp LVDS IP设计验证环境与流程 - 第2节
2.1 LVDS 电气特性
LVDS（Low-Voltage Differential Signaling，低压差分信号）是一种高速、低功耗的物理层接口标准，其核心在于利用一对差分信号线传输数据，并通过极低的电压摆幅实现高速切换。
2.1.1 差分信号与共模电压
LVDS 使用两根导线（P 和 N）传输互补信号。接收器检测的是两线之间的电压差，而非对地电压。这种结构天然具备共模噪声抑制能力。
| 参数 | 典型值 | 说明 |
|---|---|---|
| 差分输出电压（VOD） | ±350 mV | 接收器输入端 P 与 N 之间的电压差 |
| 输出共模电压（VOS） | 1.2 V | 差分对中两根线的平均电压（对地） |
| 输入共模范围 | 0.05 V ~ 2.35 V | 接收器能正确判别的共模电压范围 |
| 差分输入阈值 | ±100 mV | 接收器判定逻辑“0”或“1”的最小差分电压 |
设计要点：LVDS 的共模电压典型值为 1.2V，这意味着即使发送端和接收端的地电位存在微小差异（地弹），只要共模电压仍在 0.05V~2.35V 范围内，接收器仍能正确采样数据。这是 LVDS 在板级长距离传输中保持信号完整性的关键。
2.1.2 电流驱动模式
LVDS 驱动器采用恒流源模式工作，典型驱动电流为 3.5 mA。该电流流经外部 100Ω 终端匹配电阻，在接收器输入端产生约 350 mV 的差分电压。
驱动器输出级简化模型：
VDD (3.3V)
│
┌─┴─┐
│ │ (3.5mA 恒流源)
│ │
└─┬─┘
│
├──── P (正端) ──── 100Ω ────┐
│ │
├──── N (负端) ──────────────┘
│
┌─┴─┐
│ │ (3.5mA 恒流源)
│ │
└─┬─┘
GND
功耗计算：LVDS 驱动器静态功耗 ≈ 3.5 mA × 3.3 V = 11.55 mW。相比单端 CMOS 接口（摆幅 3.3V，瞬态功耗可达数十 mW），LVDS 在高速切换时功耗优势显著。
2.2 信号编码方式
LVDS 物理层本身不定义数据编码，它只负责传输差分信号。但在实际系统中，为了满足 DC 平衡、时钟恢复和 EMI 控制等需求，通常会在 LVDS 链路上层叠加编码方案。
2.2.1 常见编码方案对比
| 编码方式 | 编码效率 | DC 平衡 | 时钟恢复 | 典型应用 |
|---|---|---|---|---|
| NRZ（不归零） | 100% | 差 | 需外部时钟 | 短距离板级传输 |
| 8B/10B | 80% | 优 | 内嵌时钟 | PCIe、SATA、LVDS 串行链路 |
| 64B/66B | 97% | 优 | 内嵌时钟 | 10G 以太网 |
| 曼彻斯特编码 | 50% | 优 | 自同步 | 低速工业总线 |
2.2.2 8B/10B 编码原理
8B/10B 编码将每 8 位数据映射为 10 位传输码字，通过保证码字中“0”和“1”的数量差异不超过 2，实现 DC 平衡。同时，编码表中包含逗号序列（如 K28.5），用于接收端字节对齐和时钟恢复。
编码开销：8B/10B 编码使有效数据传输速率降低 20%。例如，若 LVDS 物理层运行在 1 Gbps，实际有效数据吞吐量仅为 800 Mbps。在 T22ULP 项目中，需根据带宽需求合理选择编码方案。
2.3 数据传输速率与功耗关系
LVDS 的功耗主要由驱动器静态功耗、动态切换功耗和终端电阻功耗三部分组成。其中，动态功耗与数据传输速率呈线性关系。
2.3.1 功耗组成模型
P_total = P_static + P_dynamic + P_term
P_static = VDD × I_bias （驱动器偏置电流）
P_dynamic = C_load × VDD² × f （负载电容充放电）
P_term = V_OD² / R_term （终端电阻功耗）其中：
- C_load：包括 PCB 走线电容、接收器输入电容和 ESD 保护电容，典型值 5~15 pF。
- f：数据传输速率（Hz），对于 NRZ 编码，f 等于比特率。
- V_OD：差分输出电压，典型 350 mV。
- R_term：终端匹配电阻，100Ω。
2.3.2 速率-功耗曲线
下图展示了 LVDS 链路在不同数据传输速率下的功耗分布。随着速率提升，动态功耗占比逐渐增大，成为主要功耗来源。
2.3.3 实际设计中的权衡
| 速率范围 | 主要功耗来源 | 设计优化方向 |
|---|---|---|
| < 100 Mbps | 静态功耗（占 60%~80%） | 降低偏置电流、使用低功耗驱动器 |
| 100 Mbps ~ 500 Mbps | 静态 + 动态均衡 | 优化 PCB 走线减少负载电容 |
| > 500 Mbps | 动态功耗（占 70%~90%） | 降低 VDD、使用更小工艺节点、减少负载 |
T22ULP 项目实践：本课程使用的 T22ULP 工艺节点（22nm ULP）提供 1.8V 和 1.2V 两种 LVDS I/O 电压选项。在 1.2V 工作电压下，动态功耗可降低约 67%（相比 3.3V），但需额外关注共模电压范围和信号摆幅的裕量。
2.4 本章小结
- 电气特性：LVDS 使用 3.5mA 恒流源驱动，在 100Ω 终端电阻上产生 ±350mV 差分电压，共模电压 1.2V，具备强共模噪声抑制能力。
- 编码方式：LVDS 物理层不强制编码，但实际系统常采用 8B/10B 编码实现 DC 平衡和时钟恢复，编码效率 80%。
- 功耗关系：总功耗 = 静态 + 动态 + 终端。动态功耗与速率线性相关，高速设计时需重点优化负载电容和工作电压。