3. Agilex 关键特性：Chiplet 异构封装、PCIe Gen5 硬核、HBM2e 集成与 DDR5/LPDDR5 外部存储器接口
Intel Agilex FPGA 系列是首款采用 Chiplet（小芯片）异构封装 架构的 FPGA 产品，将逻辑阵列、收发器、内存控制器、AI 引擎等不同工艺节点的 die 通过高级封装技术整合在一起。这一架构使得 Agilex 在性能、功耗和集成度上实现了跨越式提升，同时支持业界最新的高速接口标准：PCIe Gen5 硬核、HBM2e 集成 以及 DDR5/LPDDR5 外部存储器接口。
核心价值：Chiplet 架构打破了传统单片 FPGA 的工艺与面积限制，允许 Intel 在同一个封装内混合使用 Intel 7 工艺的逻辑 die 与更先进工艺的 SerDes die，从而在保持逻辑密度的同时，率先支持 112Gbps 收发器与 PCIe Gen5。
3.1 Chiplet 异构封装架构
Agilex 的 Chiplet 封装并非简单的多芯片堆叠，而是基于 Intel 的 EMIB（嵌入式多芯片互连桥接） 技术，将多个独立制造的 die 高密度、低功耗地连接在一起。这种架构的关键优势在于：
- 工艺解耦：逻辑 die（FPGA 核心）使用成熟的 Intel 7 工艺，而 I/O die（高速收发器、硬核处理器）可以使用更先进的工艺节点，各自优化成本与性能。
- 灵活组合：同一封装内可集成不同数量的逻辑 die、收发器 die 和 HBM die，形成从低端到高端的完整产品矩阵。
- 良率提升：小尺寸 die 的制造良率远高于大尺寸单片 die，显著降低了大容量 FPGA 的制造成本。
EMIB 技术要点：EMIB 是一种嵌入在封装基板中的微小硅桥，提供 die 到 die 的超短物理连接（间距可达 55μm），带宽密度高达数百 Gbps/mm，延迟仅为纳秒级，功耗远低于传统 PCB 走线。
3.2 PCIe Gen5 硬核
Agilex 是业界首批集成 PCIe Gen5 硬核 的 FPGA 之一。与软核实现相比，硬核 PCIe 控制器占用更少的逻辑资源，提供更低的延迟和更高的能效。PCIe Gen5 的关键指标如下：
| 参数 | PCIe Gen4 | PCIe Gen5 | 提升幅度 |
|---|---|---|---|
| 单通道速率 | 16 GT/s | 32 GT/s | 2x |
| x16 双向带宽 | 64 GB/s | 128 GB/s | 2x |
| 编码方式 | 128b/130b | 128b/130b | 相同 |
| 硬核支持 | 部分软核 | 全硬核 | 延迟降低 40% |
设计注意事项：PCIe Gen5 的 32 GT/s 速率对信号完整性要求极高。在 PCB 设计时，必须严格控制差分阻抗（85Ω ±10%）、走线长度匹配（±5 mil）以及参考层连续。建议使用 Intel 提供的 IBIS-AMI 模型进行通道仿真。
Agilex 的 PCIe Gen5 硬核支持以下特性：
- 双 x16 配置：可同时支持两个独立的 x16 Gen5 端口，或拆分为多个 x8/x4 端口。
- SR-IOV（单根 I/O 虚拟化）：支持多达 8 个物理功能（PF）和 256 个虚拟功能（VF），适用于虚拟化数据中心场景。
- DMA 引擎：集成硬核 DMA，支持 scatter-gather 传输，释放 CPU 资源。
3.3 HBM2e 集成
Agilex 通过 Chiplet 封装直接集成 HBM2e（高带宽内存第二代增强版），将内存带宽提升至传统 DDR4 方案的 10 倍以上。HBM2e 的集成方式与性能参数如下：
| 参数 | HBM2e | DDR4-3200 | DDR5-6400 |
|---|---|---|---|
| 最大容量 | 16 GB（单堆叠） | 64 GB（DIMM） | 128 GB（DIMM） |
| 带宽（典型） | 820 GB/s | 25.6 GB/s | 51.2 GB/s |
| 功耗 | ~12 W | ~8 W/DIMM | ~10 W/DIMM |
| 能效比 | 68 GB/s/W | 3.2 GB/s/W | 5.1 GB/s/W |
| 集成方式 | 封装内集成 | PCB 外挂 | PCB 外挂 |
适用场景：HBM2e 特别适合需要极高内存带宽的应用，如 5G 基带处理、雷达信号处理、AI 推理加速、网络数据包处理（400G/800G）等。对于带宽需求较低的应用，DDR5 是更经济的选择。
3.4 DDR5/LPDDR5 外部存储器接口
除了封装内 HBM2e，Agilex 还提供高性能的 DDR5 和 LPDDR5 外部存储器接口硬核。这些接口面向需要大容量、低成本存储的应用，如数据平面缓冲、视频帧缓存和通用计算内存。
3.4.1 接口特性对比
| 特性 | DDR5 | LPDDR5 |
|---|---|---|
| 数据速率 | 最高 6400 MT/s | 最高 6400 MT/s |
| 每通道位宽 | 64-bit（含 ECC） | 32-bit（可组合） |
| 最大容量 | 128 GB（DIMM） | 64 GB（PoP） |
| 工作电压 | 1.1V | 0.5V~0.9V |
| 典型功耗 | ~10 W/DIMM | ~2 W/通道 |
| 适用场景 | 服务器、基站 | 边缘计算、移动 |
3.4.2 硬核控制器特性
Agilex 的 DDR5/LPDDR5 硬核控制器包含以下关键模块：
- 多协议支持：同一硬核可配置为 DDR5 或 LPDDR5 模式，无需更换硬件。
- ECC 与内建自测试：支持单比特纠错（SEC）和双比特检测（DED），并集成 MBIST 用于生产测试。
- 自适应调度：根据流量模式动态调整读写优先级，提升有效带宽利用率。
- 低延迟路径：提供旁路模式，将关键数据路径延迟控制在 10 ns 以内。
设计建议：对于需要大容量（>16 GB）且对带宽要求不极端（<100 GB/s）的应用，建议使用 DDR5 DIMM。对于功耗敏感的边缘设备，LPDDR5 是更优选择。Agilex 支持同时使用 HBM2e 和 DDR5，实现“大容量 + 高带宽”的分级存储架构。
3.5 综合对比与选型建议
下表总结了 Agilex 三种内存/接口方案的适用场景，帮助设计者快速决策：
| 特性 | HBM2e | DDR5 | LPDDR5 |
|---|---|---|---|
| 带宽 | 极高（820 GB/s） | 高（51.2 GB/s） | 高（51.2 GB/s） |
| 容量 | 中（16 GB） | 极高（128 GB） | 高（64 GB） |
| 功耗 | 中（12 W） | 高（10 W/DIMM） | 低（2 W/通道） |
| 成本 | 高 | 中 | 低 |
| 典型应用 | AI 推理、5G 基带、雷达 | 服务器、数据缓冲 | 边缘计算、移动设备 |
总结：Agilex 通过 Chiplet 异构封装，将 PCIe Gen5 硬核、HBM2e 和 DDR5/LPDDR5 接口无缝集成，为不同应用场景提供了从“极致带宽”到“极致容量”的完整内存与互连解决方案。设计者应根据带宽、容量、功耗和成本约束，灵活选择或组合使用这些接口。