VIP20

本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Agilex高速收发器与PCIe接口联合调试技巧

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Agilex架构概述

Agilex SoC FPGA架构 · HSSI高速串行接口模块 · PCIe硬核IP与软核IP的区别

Agilex架构概述

高速收发器基础

PMA与PCS层结构 · TX/RX通道组成 · 参考时钟架构与PLL配置

高速收发器基础PMA

PCIe协议基础

PCIe分层结构（事务层 · 数据链路层 · 物理层）

PCIe协议基础

开发环境搭建

Quartus Prime Pro安… · Platform Designer（… · ModelSim/Questa仿真设…

开发环境搭建Quartus

IP核生成与配置

生成Agilex Native PH… · 生成PCIe Hard IP核 · IP核参数详解与匹配原则

时钟架构设计

参考时钟源选择（SMA/板载晶振） · 时钟抖动要求 · 多通道时钟分配与同步

时钟架构设计SMA

复位与电源时序

收发器上电序列 · PCIe PERST#信号处理 · 复位状态机设计

复位电源时序

链路训练与状态机

LTSSM状态详解（Detect/P… · 训练失败常见原因

链路训练状态机

眼图测试与信号完整性

眼图模板设置 · 预加重与均衡参数调节 · IBIS-AMI仿真流程

眼图测试信号完整性

PRBS测试与误码率

内置PRBS发生器/校验器使用 · 误码率测试方法 · 长时稳定性验证

PCIe配置空间

配置空间结构（Type0/Type1… · BAR空间映射 · 扩展配置空间（PCIe Capabi…

PCIe配置空间

TLP包生成与解析

Memory/IO/Configur… · Completion包格式 · 流量控制机制

DMA引擎设计

Scatter-Gather DMA… · 描述符环管理 · Agilex DMA IP核配置

DMA引擎设计

MSI与MSI-X中断机制 · 中断向量分配 · Linux/Windows驱动中断处…

多通道同步设计

通道绑定（Bonding）原理 · 跨通道偏斜补偿 · 多通道数据对齐

多通道同步设计Bonding

PLL配置与动态重配置

ATX PLL与fPLL配置 · 动态相位调整 · 频率切换注意事项

自适应均衡与CTLE

连续时间线性均衡器原理 · 自适应算法 · 手动/自动模式切换

CTLE自适应均衡

CDR与时钟恢复

时钟数据恢复原理 · 锁定检测 · 抖动容限测试

CDR时钟恢复

PCIe电源管理

L0s/L1/L2/L3状态转换 · ASPM机制 · 功耗测量方法

PCIe电源管理

高级错误报告（AER）

错误分类（Correctable/U… · 错误日志读取 · 错误注入测试

AER高级错误报告

链路宽度与速率协商

Gen1/Gen2/Gen3/Gen… · 宽度降级处理 · 协商超时处理

链路宽度速率协商

仿真验证方法

搭建SystemVerilog Te… · VIP（Verification I… · 覆盖率收集

仿真验证方法SystemVerilo…

硬件调试工具

Signal Tap逻辑分析仪配置 · Transceiver Toolki… · Eye Viewer实时眼图

硬件调试工具Signal

常见问题与排查

链路无法训练 · 误码率过高 · DMA传输失败

常见问题排查

PCB设计要点

差分走线阻抗控制 · 过孔优化 · 去耦电容布局

PCB设计要点

热插拔与Surprise Down

热插拔控制器设计 · Surprise Down错误处理 · 链路恢复机制

多芯片同步（Chip-to-Chip）

多FPGA同步方案 · SysRef与SyncPulse信号 · 确定性延迟

Chip-to-Chip多芯片同步

性能优化与吞吐量

最大有效载荷设置 · 读完成边界控制 · Non-Posted与Posted交…

性能优化吞吐量

固件与驱动协同

BSP生成 · Linux PCIe驱动框架（pci… · Windows WDF驱动开发要点

固件驱动协同

综合案例实战

从需求分析到板级验证全流程 · 调试日志分析 · 性能测试报告生成

综合案例实战从需求分析到板级…