VIP20

本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Agilex嵌入式逻辑分析仪用于RTL设计波形验证实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

课程导论与Agilex平台概述

Agilex SoC FPGA架构简… · 嵌入式逻辑分析仪在RTL验证中的价值 · 课程目标与学习路径

Agilex课程导论

Signal Tap Logic Analyzer基础原理

逻辑分析仪工作原理 · 与外部示波器的区别 · 在Quartus Prime中的集成…

开发环境搭建与工程准备

Quartus Prime Pro安… · Agilex器件库安装 · 创建第一个空白工程

开发环境搭建工程准备

RTL设计基础与待测模块介绍

简单的计数器与状态机设计 · 时钟域与复位策略 · 待测RTL代码结构分析

RTL设计基础

Signal Tap IP核的实例化与配置

在Platform Designer… · 设置采样深度与时钟域 · 触发条件初步配置

信号选择与探针插入技术

如何选择内部信号 · 避免综合优化丢失信号 · 使用keep/hierarchy属性…

信号选择探针插入技术

触发条件高级设置

基本触发（边沿 · 电平） · 序列触发（状态机触发）

触发条件高级设置基本触发

存储设置与采样深度优化

采样深度对资源的影响 · 循环采样与分段采样 · 存储限定符的使用

存储设置采样深度优化

时钟域交叉与异步信号处理

多时钟域下的采样策略 · CDC信号捕获注意事项 · 使用异步探针

时钟域交叉异步信号处理

第一次上板调试实战

编译工程并下载到Agilex开发板 · 启动Signal Tap并捕获波形 · 分析第一个波形结果

第一次上板调试实…Agilex

波形查看与测量技巧

波形缩放与导航 · 光标测量（时间/周期） · 总线值显示与格式转换

波形查看测量技巧

触发位置与预触发/后触发设置

触发位置百分比的意义 · 捕获关键事件前后的数据 · 调整触发窗口

触发位置预触发

条件触发与布尔表达式 · 复杂事件检测实战

高级触发条件触发

使用存储限定符过滤数据

基于特定条件存储数据 · 减少无用数据量 · 提高捕获效率

使用存储限定符过…基于特定条件存储…

多实例Signal Tap调试

在同一个工程中使用多个STP实例 · 分别配置不同触发条件 · 同步分析多个模块

与System Console联合调试

System Console简介 · 通过Tcl脚本控制Signal Ta… · 自动化测试流程

Tcl脚本自动化控制Signal Tap

启动/停止捕获 · 读取波形数据 · 批量修改触发条件

调试AXI4总线协议

AXI4信号组识别 · 使用Signal Tap捕获AXI4… · 分析握手时序

调试DDR4/LPDDR4接口

Memory接口信号特点 · 捕获初始化序列 · 分析读写延迟与错误

DDR4/LPDDR4调试

调试高速收发器（Transceiver）

Transceiver链路状态信号 · 捕获PMA/PCS层事件 · 误码率分析

Transceiver调试高速收发器

调试嵌入式处理器系统（HPS）

HPS-FPGA桥接信号 · 捕获AXI桥事务 · 分析软硬件交互时序

HPS调试嵌入式处理器…

功耗与资源优化技巧

减少STP对逻辑资源的影响 · 使用增量编译保留探针 · 低功耗调试模式

功耗资源优化技巧

常见问题与故障排除

探针信号显示为未知（X） · 触发条件不生效 · 采样数据不完整

常见问题故障排除

使用Signal Tap进行性能分析

测量信号延迟 · 计算总线吞吐量 · 分析状态机停留时间

与ModelSim/Questa联合仿真对比

仿真与在线调试的互补性 · 将Signal Tap波形导出为VC… · 在仿真器中回放

ModelSim/Que…联合仿真对比

调试SPI控制器RTL设计 · 捕获片选/时钟/数据线 · 验证读写时序

实战案例1SPI

调试I2C控制器RTL设计 · 捕获起始/停止条件 · 分析ACK/NACK

实战案例2I2C

调试自定义DMA控制器 · 源/目标地址跳变分析 · 完成中断验证

实战案例3DMA

调试图像处理流水线 · 分析帧缓冲读写 · 检测数据通路瓶颈

实战案例4调试图像处理流水…

课程总结与进阶学习路径

核心技能回顾 · 推荐学习资源（Intel文档 · 社区）

课程总结进阶学习路径