VIP20

本课程属于：037-AI芯片流片实战 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片设计全流程实战指南

📚 共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

芯片设计概述

芯片设计流程总览、数字芯片与模拟芯片的区别、芯片设计中的关键角色与团队协作。

流程总览角色分工

需求分析与规格定义

市场需求分析、芯片功能规格书编写、性能指标定义（功耗、面积、速度）。

系统架构设计

架构设计原则、总线架构选择（AMBA AXI/AHB/APB）、处理器选型（ARM/RISC-V）。

数字前端设计基础

Verilog/VHDL语言基础、组合逻辑与时序逻辑、同步与异步设计。

RTL编码实战

模块化设计方法、状态机设计（FSM）、流水线设计技巧。

功能仿真与验证

Testbench编写、仿真工具使用（VCS/Modelsim）、覆盖率分析。

Testbench覆盖率

综合（Synthesis）

逻辑综合流程、约束文件编写（SDC）、综合后仿真。

形式验证（Formal Verification）

等价性检查、属性检查（Assertion）、工具使用（Formality）。

等价性Assertion

静态时序分析（STA）

时序路径分析、建立时间与保持时间、时序约束优化。

STA时序约束

可测试性设计（DFT）

扫描链插入、边界扫描（JTAG）、内建自测试（BIST）。

低功耗设计

时钟门控、电源门控、多电压域设计、功耗分析工具。

时钟门控多电压域

物理设计（后端）入门

布局规划（Floorplan）、电源网络设计、I/O规划。

Floorplan电源网络

单元放置（Placement）

标准单元放置、拥塞分析、时序驱动放置。

拥塞分析时序驱动

时钟树综合（CTS）

时钟树结构、时钟偏差（Skew）控制、时钟功耗优化。

布线（Routing）

全局布线、详细布线、天线效应修复。

全局布线天线效应

设计规则检查（DRC）、版图与原理图一致性检查（LVS）、电气规则检查（ERC）。

寄生参数提取

RC提取、寄生参数对时序的影响、后仿真。

RC提取后仿真

芯片封装设计

封装类型选择（BGA/QFP）、引脚分配、热管理。

芯片测试与特性分析

ATE测试、功能测试、参数测试、良率分析。

模拟芯片设计基础

放大器、比较器、带隙基准、振荡器设计。

放大器带隙基准

混合信号设计

数模混合接口、ADC/DAC架构、噪声隔离技术。

ADC/DAC噪声隔离

Synopsys/Cadence/Mentor工具流程、脚本自动化（Tcl/Perl）。

版本控制与项目管理

Git在芯片设计中的应用、设计数据库管理、项目里程碑。

芯片设计中的安全

硬件木马检测、安全启动、加密引擎设计。

硬件木马安全启动

先进工艺节点挑战

FinFET工艺、设计规则复杂性、光刻效应。

芯片设计中的AI应用

机器学习在布局优化中的应用、AI驱动的时序预测。

机器学习时序预测

RISC-V处理器设计实战

指令集架构、流水线实现、缓存设计。

SoC设计实战

片上网络（NoC）、内存控制器、外设集成。

NoC内存控制器

芯片流片与量产

流片流程、晶圆制造、封装测试、量产管理。

芯片设计未来趋势

3D IC、Chiplet技术、量子计算芯片。