VIP20

本课程属于：037-AI芯片流片实战 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AI芯片设计问题解决手册

📚 共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

AI芯片设计概述

定义、发展历程与云端推理、边缘计算、自动驾驶等主要应用场景。

AI芯片架构基础

冯·诺依曼与哈佛架构、数据流架构、脉动阵列架构详解。

AI芯片设计流程

从规格定义到流片，前端设计、后端设计、验证与测试全流程。

AI芯片设计工具链

EDA工具概述（Synopsys、Cadence、Mentor）及开源工具链Yosys、OpenROAD。

AI芯片设计中的功耗问题

动态/静态功耗、低功耗技术：时钟门控、电源门控、多阈值电压。

AI芯片设计中的时序问题

建立/保持时间、时钟偏斜、时序约束与静态时序分析（STA）。

AI芯片设计中的面积问题

面积优化策略、资源共享、逻辑综合优化方法。

AI芯片设计中的信号完整性

串扰、电源噪声、电磁干扰（EMI）及信号完整性分析。

可测试性设计（DFT）

扫描链、边界扫描、内建自测试（BIST）方法。

AI芯片设计中的物理设计

布局规划、时钟树综合、布线、物理验证。

AI芯片设计中的验证方法

仿真验证、形式验证、FPGA原型验证策略。

AI芯片设计中的存储器设计

SRAM、DRAM、eFlash及新型存储器MRAM、RRAM。

片上网络（NoC）

NoC拓扑结构、路由算法、流控机制。

模拟与混合信号设计

ADC/DAC设计、PLL设计、电源管理电路。

AI芯片设计中的封装技术

封装类型（BGA、CSP、SiP）、热管理、可靠性。

测试与良率

晶圆测试、封装测试、良率提升策略。

AI芯片设计中的安全设计

硬件木马、侧信道攻击、安全加密引擎。

Verilog/VHDL基础、状态机设计、流水线设计。

综合流程、时序约束、面积与功耗优化。

布局算法、布线算法、拥塞管理。

时钟生成、时钟分配、时钟域交叉（CDC）。

同步/异步复位、复位树、复位去毛刺。

复位可靠性

电源网络设计

电源网格、IR Drop分析、电迁移。

ESD模型、保护电路设计、版图设计。

先进工艺节点（7nm、5nm、3nm）、FD-SOI、FinFET。

IP分类、IP集成、IP验证方法。

软硬件协同设计、算法与架构协同优化。

协同软硬件

设计周期管理、团队协作、版本控制。

存算一体、光子计算、量子计算前沿。

综合案例：AI加速器芯片

从零开始设计一个AI加速器芯片，全流程实战。