VIP20

本课程属于：037-AI芯片流片实战 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

综合实现时序优化方法

📚 共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

时序优化概述

什么是时序收敛、为什么时序会违例、时序优化的核心思想。

建立时间与保持时间

建立时间（Setup Time）详解、保持时间（Hold Time）详解、时序路径的组成。

时钟周期与频率

时钟周期与频率的关系、目标频率的设定、时钟不确定性的影响。

组合逻辑延迟

组合逻辑延迟的组成（门延迟+线延迟）、关键路径的概念与识别。

流水线技术（Pipeline）

流水线的基本原理、在组合逻辑中插入寄存器、对吞吐量的影响。

寄存器平衡（Retiming）

Retiming的基本概念、正向与反向Retiming、对时序的改善。

优化寄存器

逻辑复制与扇出优化

高扇出问题、逻辑复制技术、扇出驱动的优化策略。

并行处理技术

并行架构的基本思想、与流水线的区别、在时序优化中的应用。

架构吞吐量

路径分组与多周期路径

单周期与多周期路径、路径分组的必要性、多周期约束设置。

虚假路径（False Path）

什么是虚假路径、常见场景、如何设置False Path约束。

时钟门控（Clock Gating）

时钟门控的基本原理、对功耗和时序的影响、实现方式。

低功耗时钟

多时钟域设计

跨时钟域问题、同步器设计、异步FIFO的时序考虑。

时钟树综合（CTS）

时钟树的基本结构、时钟偏斜的影响、时钟延迟的优化。

输入输出延迟约束

输入延迟与输出延迟约束、I/O接口时序的优化方法。

时序约束文件（SDC）

SDC基本语法、常用命令（create_clock, set_input_delay等）、编写规范。

静态时序分析（STA）基础

STA的基本流程、与动态仿真的区别、STA工具的使用。

时序报告解读

Setup Time报告分析、Hold Time报告分析、时序路径详细解读。

时序违例的修复策略

Setup违例修复、Hold违例修复、Setup与Hold的权衡。

电压与温度的影响

PVT变化、电压降对时序的影响、温度反转效应。

工艺角（Corner）分析

典型工艺角（TT, SS, FF）、对时序的影响、多角分析（MCMM）。

低功耗时序优化

多阈值电压库、电压缩放技术、功耗与性能的平衡。

低功耗Multi-Vt

综合中的时序优化

综合策略选择、约束设置、综合后的时序评估。

布局布线中的时序优化

布局对时序的影响、布线策略、CTS后的时序优化。

物理综合（Physical Synthesis）

物理综合的基本概念、与逻辑综合的区别、时序优势。

时序驱动的布局

布局中的时序权重、关键路径优先布局、迭代优化。

布局时序驱动

布线后的时序优化

布线后Setup/Hold修复、ECO流程、增量式优化。

片上变化（OCV）与时序

OCV基本概念、对Setup和Hold的影响、Derating建模方法。

高级时序分析技术

AOCV、POCV、统计静态时序分析（SSTA）介绍。

时序收敛的工程实践

迭代流程、团队协作中的时序管理、收敛Checklist。

实际芯片从RTL到GDS的时序优化全流程、问题解决思路与经验总结。

案例全流程