1. 综合工具概览：从RTL到网表的第一步

各位同学，欢迎来到《综合实现工具链精讲》的第一章。

咱们做数字芯片的，都听过一句话：「设计是艺术，综合是科学」。这话我琢磨了好几年，觉得挺有道理。你写RTL的时候可以天马行空，但综合这一步，必须老老实实按工具的逻辑来。

今天咱们就聊聊，什么是逻辑综合？它在整个芯片设计流程里到底站在哪个位置？以及市面上主流的综合工具有哪些。

1.1 什么是逻辑综合？

说白了，逻辑综合就是把你的硬件描述语言——Verilog、VHDL或者SystemVerilog——翻译成门级网表的过程。

你写的是：

always @(posedge clk) begin
    if (rst)
        q <= 1'b0;
    else if (en)
        q <= d;
end

综合工具看到这段代码，会把它变成：一个D触发器，一个二选一MUX，再加上一些连线。这就是综合。

但事情没这么简单。综合工具还要考虑你的约束——时钟频率是多少？面积能有多大？功耗有没有限制？它要在这些条件里找到一个「最优解」。

核心三要素：

  • 翻译：RTL → 逻辑表达式
  • 优化：面积、时序、功耗的权衡
  • 映射：逻辑表达式 → 目标工艺库的门级单元

我记得刚入行那会儿，总觉得综合就是「点一下按钮的事」。直到有一次，一个模块综合出来的面积比我预估的大了三倍，查了半天才发现是代码里写了一个无意识的锁存器。嗯，从那以后我再也不敢小看综合这一步了。

1.2 综合在数字IC设计流程中的位置

咱们把整个数字芯片设计流程捋一遍，你就知道综合站在哪儿了。

数字IC设计流程（综合视角） 需求分析 & 架构设计 RTL 编码 & 仿真验证 ★ 逻辑综合（本章核心） 形式验证（Formal） 布局布线（Place & Route） STA / 物理验证 / 流片 综合输出的网表是后续所有后端流程的输入基础，这一步的质量直接决定了芯片能不能收敛

看到了吧？综合卡在RTL验证和布局布线之间。前面是「你写的代码对不对」，后面是「物理上能不能实现」。综合就是那个承上启下的关键环节。

个人经验：我建议你在做RTL的时候，脑子里就要有综合的意识。比如写组合逻辑时多用case、少用if-else嵌套，综合出来的面积和时序都会好很多。这不是玄学，是工具的特性决定的。

1.3 主流综合工具介绍

市面上能用的综合工具，掰着手指头数也就那么几个。我按使用场景给你分个类：

工具名称 厂商 适用场景 特点
Design Compiler (DC) Synopsys ASIC / 先进工艺 行业标杆，功能最全，价格最贵
Yosys 开源社区 FPGA / 教学 / 小规模设计 免费，灵活，可定制
Vivado Synth AMD (Xilinx) Xilinx FPGA 与Vivado生态深度绑定
Genus Cadence ASIC DC的主要竞争对手
Quartus Synth Intel (Altera) Intel FPGA 与Quartus生态绑定

1.3.1 Design Compiler — 行业老大哥

如果你去一家做ASIC的公司，十有八九用的就是DC。它支持从180nm到3nm的全系列工艺，优化能力极强。

DC的典型用法是这样的：

# 读取设计文件
read_verilog {top.v sub_module.v}
# 设置顶层模块
current_design top
# 链接工艺库
link
# 施加时序约束
create_clock -period 10 [get_ports clk]
# 启动综合
compile_ultra
# 输出网表和报告
write -f verilog -output top_synth.v
report_timing > timing.rpt
report_area > area.rpt

这里有个坑，我踩过。compile_ultra这个命令，默认会做很多激进优化。如果你的代码风格不太好，它可能会把逻辑「优化」出问题。我曾经遇到过，一个状态机被DC优化后，某些状态直接消失了。后来加了compile_ultra -no_autoungroup才解决。

注意：DC的license非常贵，一个完整的综合+DFT+功耗分析套件，一年几十万美金很正常。所以很多小公司会先用开源工具做原型验证。

1.3.2 Yosys — 开源之光

Yosys是Clifford Wolf写的开源综合工具。说实话，我第一次用的时候是抱着怀疑态度的——一个开源工具，能跟DC比？

但用下来发现，Yosys在FPGA综合这块做得相当不错。特别是配合nextpnr做布局布线，已经能跑一些中等规模的设计了。

Yosys的用法很「脚本化」：

# 读取RTL
read_verilog counter.v
# 层次化展开
hierarchy -top counter
# 高级优化
proc; opt; fsm; opt
# 映射到目标工艺
techmap; opt
# 输出网表
write_verilog synth.v

Yosys最大的优势是透明。你可以看到每一步的中间结果，甚至能自己写pass来定制综合流程。这对于学习综合原理来说，简直是神器。

我建议：如果你是学生或者刚入行，先用Yosys练手。把综合的每个步骤拆开来看，搞清楚「优化」到底在做什么。等理解了原理，再用DC做工业级设计，会顺手很多。

1.3.3 Vivado Synth — FPGA的标配

做Xilinx FPGA的同学，对Vivado肯定不陌生。Vivado自带的综合工具，跟DC的思路不太一样。

DC是「通用综合器」，什么工艺都能接。Vivado Synth是「专用综合器」，只针对Xilinx的FPGA架构做优化。它知道LUT长什么样，知道DSP48怎么摆，知道BRAM怎么分布。所以综合出来的结果，在Xilinx芯片上跑，效率往往比用DC综合再转过来要高。

Vivado Synth的典型流程：

# Tcl脚本方式
create_project -part xc7k325tffg900-2 my_proj
add_files {top.v}
set_property top top [current_fileset]
synth_design -mode out_of_context
write_checkpoint -force synth.dcp

这里有个小技巧：Vivado的synth_design有个-mode参数，我一般用out_of_context模式。这样综合出来的网表不带IO buffer，方便后面做模块级验证。

1.4 综合工具的核心能力对比

咱们用一张表，把三个主流工具的核心能力拉出来遛遛：

对比维度 Design Compiler Yosys Vivado Synth
工艺支持 所有ASIC工艺 FPGA + 部分ASIC 仅Xilinx FPGA
优化能力 极强（面积/时序/功耗） 中等（时序优化较弱） 强（针对FPGA架构）
脚本语言 Tcl + DC特有命令 Yosys脚本语言 Tcl
调试能力 强（GUI + 报告） 强（完全透明） 强（Vivado IDE）
学习曲线 陡峭 中等 中等
价格 极高 免费 免费（标准版）

1.5 小结

这一章咱们把综合工具的基本概念和生态捋了一遍。总结几个要点：

  • 综合的本质是「翻译 + 优化 + 映射」三步走
  • 综合在RTL验证之后、布局布线之前，是承上启下的关键环节
  • DC是ASIC领域的主力，Yosys适合学习和原型验证，Vivado Synth是Xilinx FPGA的首选

我个人觉得，不管你用哪个工具，理解综合的底层原理才是最重要的。工具只是工具，换一个学一下就能上手。但如果你搞不清楚综合器是怎么把你的代码变成门级电路的，那出了问题就只能干瞪眼。

← 上一章 📖 返回目录 下一章 →