VIP20

本课程属于：037-AI芯片流片实战 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

流片实战能力进阶指南

📚 共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

流片前夜：从RTL到GDSII的完整流程概览

理解芯片从代码到硅片的奇幻旅程，建立全流程宏观视野。

逻辑综合：DC/Genus工具实战

掌握时序约束与面积优化的平衡艺术，实现RTL到门级网表的转换。

形式验证：Formality/LEC等价性检查

确保综合前后逻辑一致性，杜绝功能失配风险。

验证等价性

DFT设计：扫描链插入与ATPG

为芯片植入可测试性基因，提升故障覆盖率。

布局规划：Floorplan核心策略

IO规划与宏单元摆放的艺术，奠定芯片物理基础。

布局Floorplan

电源网络：PG规划与IR Drop分析

构建芯片的强健心脏，保障供电稳定性。

标准单元放置：Placement优化

解决Congestion与时序的博弈，实现面积与性能的平衡。

时钟树综合：CTS实战

打造低偏差、低功耗的时钟网络，确保时序收敛。

布线：Routing策略

从全局布线到详细布线的工程实践，完成物理连接。

静态时序分析：PrimeTime/SDC约束

建立与保持时间的终极校验，确保芯片时序正确。

信号完整性：SI分析与串扰修复

确保信号在纳米时代的纯净，解决串扰噪声问题。

物理验证：DRC/LVS/Antenna检查

流片前的最后防线，确保设计符合工艺规则。

物理验证DRC

功耗分析：动态与静态功耗优化

低功耗设计的工程方法，降低芯片能耗。

功耗低功耗

IR Drop与EM：电压降与电迁移分析

保障芯片长期可靠性，预防老化失效。

ECO流程：金属层ECO与功能ECO

后掩膜阶段的救命稻草，实现快速修正。

RC提取：StarRC/QRC寄生参数提取

连接物理与电学的桥梁，精确建模互连效应。

时序收敛：多模式多角分析

Signoff前的终极冲刺，覆盖所有PVT条件。

库文件解析：Liberty/LEF/DEF格式

理解工艺库的底层语言，掌握标准单元描述。

Tcl脚本：EDA工具自动化

用脚本解放你的双手，实现设计流程自动化。

版本管理：Git/Gerrit在芯片设计中的协同实践

团队协作的基石，高效管理设计版本。

Git版本管理

Makefile：构建自动化流程

让回归测试不再痛苦，一键完成编译验证。

Makefile自动化

SDC约束：时序约束的艺术

从初级到高级的进阶之路，精确描述时序意图。

多电压域：UPF/CPF低功耗设计

动态电压频率调整实战，实现精细功耗管理。

层次化设计：Hierarchical Flow

百万门级芯片的分治策略，降低设计复杂度。

层次化分治

数模混合：AMS仿真与混合信号验证

模拟与数字的握手，确保混合信号功能正确。

AMS混合信号

封装设计：从Bonding到Flip Chip

芯片与封装的协同设计，提升系统集成度。

测试与ATE：ATE测试向量生成

让芯片出厂前经历严苛考验，保障产品质量。

良率分析：DFM与良率提升

从设计端改善芯片制造良率，降低成本。

项目复盘：一次流片失败的经验教训

那些年我们踩过的坑，从失败中学习成长。

前沿趋势：先进工艺下的挑战

3nm/GAA/Chiplet设计新范式，把握技术未来。