VIP20

本课程属于：036-RTL设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

RTL设计进阶与项目实战

📚 共计 30 章节

数字电路基础回顾

组合逻辑与时序逻辑 · 同步与异步设计 · 亚稳态与同步器

Verilog HDL 进阶语法（一）

generate · function/task · 多维数组与结构体

语法结构体

Verilog HDL 进阶语法（二）

$display · $monitor · $readmemh · $fwrite

系统函数仿真

有限状态机（FSM）设计

Moore/Mealy · 三段式 · Binary/Gray/One-hot

FSM 实战：序列检测器与交通灯

序列检测器 · 交通灯控制器设计

实战状态机

跨时钟域处理（CDC）

单比特同步器 · 多比特同步器(FIFO) · 握手协议

异步 FIFO 设计（一）

FIFO原理 · 空满判断 · 格雷码指针

异步 FIFO 设计（二）

RTL代码实现 · 仿真验证

静态时序分析（STA）基础

建立/保持时间 · 时序路径 · 时钟约束

时序约束实战

SDC约束时钟 · I/O延迟 · 伪路径/多周期

低功耗设计技术

时钟门控 · 操作数隔离 · 多阈值 · 电源门控

低功耗门控

可测试性设计（DFT）入门

扫描链 · BIST · JTAG边界扫描

AMBA 总线协议（一）

APB协议详解 · 从机设计

AMBA 总线协议（二）

AHB协议 · Master/Slave设计

AMBA 总线协议（三）

AXI协议基础 · 通道握手

项目实战一：SPI Master

协议分析 · RTL编码 · 仿真

项目实战二：I2C Master

协议分析 · RTL编码 · 仿真

项目实战三：UART控制器

波特率发生器 · 收发模块 · 验证

项目实战四：APB GPIO

寄存器映射 · 中断控制

项目实战五：RISC-V核心

取指 · 译码 · 执行 · 访存 · 写回

验证方法学入门

SystemVerilog断言 (SVA) 基础

验证方法学进阶

功能覆盖率 · 随机化测试

覆盖率随机

UVM验证平台搭建（一）

uvm_component · uvm_sequence · uvm_driver

UVM验证平台搭建（二）

基于UVM的SPI验证环境实战

逻辑综合入门

DC综合流程 · 约束 · 面积/速度优化

形式验证入门

等价性检查(LEC) · 属性检查

形式验证LEC

后端设计基础

布局布线(PnR) · CTS · 物理验证

项目实战六：图像加速器

Sobel边缘检测算法硬件加速

图像加速器

项目实战七：AXI DMA

基于AXI的DMA控制器设计

项目实战八：SoC系统集成

集成CPU · 总线 · 外设 · 运行测试程序