01
功耗优化概述
为什么功耗如此重要？动态功耗与静态功耗的基本概念。
基础概念
02
时钟门控技术
时钟门控的基本原理、Verilog实现方式、综合工具自动插入门控。
时钟门控
03
数据门控与操作数隔离
数据路径上的无用翻转抑制、操作数隔离技术。
数据路径隔离
04
多阈值电压单元
高阈值与低阈值单元的选择策略、综合库中的VT分配。
阈值库
05
门级尺寸优化
Cell sizing对功耗的影响、驱动强度与负载匹配。
尺寸驱动
06
状态机编码优化
二进制编码、格雷码、独热码的功耗对比。
FSM编码
07
资源共享与复用
算术逻辑单元的复用、数据通路共享。
共享数据通路
08
流水线平衡
流水线深度与功耗的权衡、寄存器重定时。
流水线重定时
09
并行处理与折叠
并行架构降低频率、折叠技术减少面积。
并行折叠
10
存储器功耗优化
SRAM分块、Bank控制、睡眠模式。
存储器SRAM
11
动态电压频率调整
DVFS的基本原理、RTL设计中的电压域划分。
DVFS电压域
12
电源门控技术
Power gating的实现、隔离单元与状态保持。
电源门控隔离
13
多电压域设计
电压岛划分、电平转换器插入。
电压岛电平转换
14
亚阈值与近阈值设计
超低功耗场景下的RTL考量。
亚阈值低功耗
15
异步电路设计
无时钟域的低功耗设计、握手协议。
异步握手
16
毛刺抑制技术
组合逻辑毛刺的产生与传播、均衡路径延迟。
毛刺路径均衡
17
总线编码优化
总线翻转率降低、总线反转编码。
总线编码
18
低功耗测试
扫描链的功耗优化、测试模式下的时钟控制。
测试扫描链
19
RTL级功耗估算
基于活动因子的功耗评估、工具链使用。
估算活动因子
20
综合策略与功耗
综合约束对功耗的影响，面积-功耗-时序权衡。
综合约束
21
布局布线中的功耗优化
物理设计阶段的功耗考量、时钟树综合。
布局布线时钟树
22
软件与硬件协同
任务调度降低功耗、硬件加速器设计。
软硬件调度
23
自适应体偏置
Forward与Reverse体偏置、RTL控制接口。
体偏置自适应
24
时钟域交叉的功耗
CDC同步器的低功耗设计、异步FIFO优化。
CDC异步FIFO
25
低功耗复位策略
同步复位与异步复位的功耗对比、复位树优化。
复位树
26
门控电源域
Always-on域与可关断域的划分、唤醒逻辑。
电源域唤醒
27
寄存器堆与FIFO优化
读/写端口控制、深度与宽度权衡。
寄存器堆FIFO
28
工艺偏差与功耗
PVT变化下的功耗鲁棒性设计。
PVT鲁棒性
29
低功耗验证方法学
功耗意图文件(UPF/CPF)、功耗仿真。
UPFCPF
30
案例研究
一个实际SoC的低功耗RTL设计全过程。
SoC实战