VIP20

本课程属于：036-RTL设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序约束基础与RTL应用

📚 共计 30 章节

时序约束概述

什么是时序约束？为什么需要时序约束？时序约束在数字IC设计流程中的位置。

时序路径基础

建立时间与保持时间、时序路径的组成（输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出）。

时钟约束入门

create_clock命令详解、时钟周期与占空比、时钟源与时钟组。

生成时钟与虚拟时钟

create_generated_clock、虚拟时钟的概念与应用场景。

生成时钟虚拟

输入延迟约束

set_input_delay -min/-max、参考时钟与端口延迟建模。

输出延迟约束

set_output_delay -min/-max、外部负载与驱动建模。

时序例外（False Path）

set_false_path、跨时钟域（CDC）处理、异步复位释放。

时序例外（Multicycle Path）

set_multicycle_path、慢速路径与快速路径的平衡。

多周期例外

时序例外（Max/Min Delay）

set_max_delay、set_min_delay、组合逻辑路径约束。

最大/最小组合

时钟不确定性

set_clock_uncertainty、时钟抖动与时钟偏斜的建模。

时钟延迟与时钟树

set_clock_latency -source/-network、时钟树综合（CTS）基础。

I/O接口时序模型

系统同步与源同步接口、SDR与DDR接口约束。

时序约束文件管理

SDC文件结构、多模式多角（MMMC）约束、Tcl脚本化。

RTL设计中的时序意识

代码风格对时序的影响、组合逻辑深度控制。

同步设计原则

单时钟域设计、寄存器打拍、避免组合反馈环路。

同步寄存器

跨时钟域同步技术

双触发器同步器、握手协议、异步FIFO原理。

复位电路时序

同步复位与异步复位、复位释放时序、复位树约束。

状态机编码与时序

二进制编码、格雷码、独热码的时序对比。

流水线设计

流水线级数选择、插入寄存器改善时序、面积与速度权衡。

流水线性能

时钟门控与使能

时钟门控的时序影响、门控时钟检查、使能信号时序。

RAM与FIFO接口时序

读写时序约束、地址/数据建立保持时间。

时序收敛策略

关键路径分析、逻辑综合优化、物理综合优化。

时序报告解读

建立时间报告、保持时间报告、违例路径分析。

时序约束调试

常见违例原因、约束冲突解决、迭代优化方法。

功耗与时序权衡

多阈值单元（HVT/SVT/LVT）、电压频率折中。

片上变化（OCV）与时序

OCV概念、derate因子、时序悲观度。

时序库基础

Liberty文件结构、单元延迟模型（NLDM/CCS）、查找表。

静态时序分析（STA）流程

STA工具输入输出、PrimeTime/SDC流程。

形式验证与时序

等价性检查、时序约束一致性检查。

综合与时序

逻辑综合流程、综合策略、综合后时序评估。