VIP20
本课程属于：036-RTL设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

可综合RTL设计规范与Lint检查实战

📚 共计 30 章节
01
RTL设计基础与综合概念
点击进入本章节学习。
章节资料
02
Verilog/VHDL编码规范
点击进入本章节学习。
章节资料
03
组合逻辑设计规范
点击进入本章节学习。
章节资料
04
时序逻辑设计规范
点击进入本章节学习。
章节资料
05
状态机设计规范
点击进入本章节学习。
章节资料
06
接口与模块划分规范
点击进入本章节学习。
章节资料
07
时钟与复位设计规范
点击进入本章节学习。
章节资料
08
综合约束基础
点击进入本章节学习。
章节资料
09
Lint检查工具入门
点击进入本章节学习。
章节资料
10
SpyGlass Lint检查实战
点击进入本章节学习。
章节资料
11
常见Lint错误与修复（一）
点击进入本章节学习。
章节资料
12
常见Lint错误与修复（二）
点击进入本章节学习。
章节资料
13
常见Lint错误与修复（三）
点击进入本章节学习。
章节资料
14
RTL代码风格优化
点击进入本章节学习。
章节资料
15
低功耗RTL设计规范
点击进入本章节学习。
章节资料
16
可测试性设计（DFT）规范
点击进入本章节学习。
章节资料
17
跨时钟域（CDC）设计规范
点击进入本章节学习。
章节资料
18
复位设计规范
点击进入本章节学习。
章节资料
19
综合与Lint检查的集成流程
点击进入本章节学习。
章节资料
20
Design Compiler综合实战
点击进入本章节学习。
章节资料
21
综合后仿真与门级仿真
点击进入本章节学习。
章节资料
22
形式验证（Formal Verification）基础
点击进入本章节学习。
章节资料
23
RTL设计中的常见陷阱
点击进入本章节学习。
章节资料
24
代码审查（Code Review）规范
点击进入本章节学习。
章节资料
25
版本控制与RTL管理
点击进入本章节学习。
章节资料
26
IP集成与复用规范
点击进入本章节学习。
章节资料
27
高级综合（HLS）与RTL对比
点击进入本章节学习。
章节资料
28
RTL设计中的安全与可靠性
点击进入本章节学习。
章节资料
29
项目实战
点击进入本章节学习。
章节资料
30
课程总结与未来展望
点击进入本章节学习。
章节资料
点击此处查看：50个+行业、500+细分领域、10w+门课程资料-大目录汇总
专注课程资料整理