第1章
DDR基础与HLS接口概述
DDR工作原理、HLS中的DDR接口类型、AXI4协议基础。
基础协议
第2章
HLS DDR读写初体验
第一个DDR读写工程、Vivado HLS与Vitis HLS环境对比、仿真与调试。
入门环境
第3章
数据突发传输(Burst)机制
Burst传输原理、HLS中Burst配置、Burst长度对性能的影响。
性能Burst
第4章
数据对齐与地址映射
数据对齐规则、地址偏移计算、非对齐访问的代价。
地址优化
第5章
流水线(Pipeline)与DDR
函数级流水、循环级流水、数据流(Dataflow)与DDR的配合。
流水线Dataflow
第6章
多端口DDR访问
多端口控制器、读写冲突仲裁、端口优先级设置。
多端口仲裁
第7章
DDR带宽计算与瓶颈分析
理论带宽计算、实际带宽测量、瓶颈定位方法。
带宽分析
第8章
Cache与DDR一致性
Cache工作原理、Cache Coherency问题、HLS中的Cache管理。
Cache一致性
第9章
DDR读写调度策略
轮询调度、优先级调度、时间片调度。
调度策略
第10章
DDR时序约束基础
建立时间与保持时间、HLS中的时序约束、时序报告解读。
时序约束
第11章
关键路径分析与优化
关键路径识别、寄存器插入、逻辑复制。
关键路径优化
第12章
HLS中的Memory Partition与Reshape
数组分割、数组重塑、对DDR访问的影响。
MemoryPartition
第13章
DMA与DDR
DMA控制器原理、HLS中DMA配置、Scatter-Gather DMA。
DMAScatter-Gather
第14章
DDR读写中的Data Reuse
数据重用策略、局部缓存设计、减少DDR访问次数。
数据重用缓存
第15章
多核/多通道DDR访问
多核同步、通道绑定、负载均衡。
多核通道
第16章
DDR读写错误处理
ECC校验、错误重传、HLS中的错误处理机制。
错误处理ECC
第17章
DDR功耗优化
低功耗模式、数据掩码、时钟门控。
功耗低功耗
第18章
HLS中的DDR IP配置
MIG IP配置、DDR控制器参数、PHY设置。
IP配置MIG
第19章
DDR读写性能测试Benchmark
带宽测试、延迟测试、随机访问测试。
Benchmark性能
第20章
DDR读写中的FIFO设计
异步FIFO、同步FIFO、FIFO深度计算。
FIFO深度
第21章
DDR读写中的跨时钟域处理
CDC同步器、握手协议、异步桥接。
跨时钟域CDC
第22章
DDR读写中的状态机设计
读写状态机、状态机优化、FSM编码风格。
状态机FSM
第23章
DDR读写中的中断处理
中断控制器、中断优先级、中断服务函数。
中断优先级
第24章
DDR读写中的调试技巧
Vivado Logic Analyzer、ILA使用、波形分析。
调试ILA
第25章
DDR读写中的性能计数器
性能计数器设计、统计方法、数据分析。
计数器统计
第26章
DDR读写中的安全机制
数据加密、访问控制、安全区域。
安全加密
第27章
DDR读写中的热插拔支持
热插拔协议、状态保存与恢复、系统稳定性。
热插拔稳定性
第28章
DDR读写中的虚拟化支持
虚拟地址映射、IOMMU、多租户隔离。
虚拟化IOMMU
第29章
DDR读写中的高级优化案例
视频帧缓存优化、神经网络权重加载、大数据流处理。
案例优化
第30章
DDR读写优化总结与展望
常见问题汇总、最佳实践、未来趋势。
总结展望