2. HLS DDR读写初体验：第一个DDR读写工程

好，咱们正式开始动手了。

这一章，我带你从零搭建第一个HLS DDR读写工程。说实话，很多新手一上来就被DDR的时序吓住了，觉得这东西高深莫测。其实没那么玄乎——你把它想象成一个“慢速的大仓库”，而FPGA逻辑是“快速的小作坊”，我们要做的，就是让两者高效配合。

2.1 第一个DDR读写工程：从模板开始

我个人习惯，每次新建HLS工程时，都会从官方模板入手。Vivado HLS和Vitis HLS都提供了DDR相关的示例，但路径不太一样。

Vivado HLS（2019.1及之前）：

• 打开HLS，选择Create New Project
• 在Example选项卡中搜索DDR，你会看到DDR3_Example
• 直接导入，省去配置AXI总线的麻烦

Vitis HLS（2020.1及之后）：

• 新建工程时，选择Platform为Zynq或Versal
• 在Add Source步骤，勾选Include Example
• 找到Memory分类下的DDR_Read_Write

嗯，这里要注意：Vitis HLS的模板更偏向于数据流驱动，而Vivado HLS的模板更偏向于控制逻辑。我个人更推荐Vitis HLS的写法，因为它更贴近实际应用场景。

2.2 核心代码解析：一个简单的DDR读写函数

咱们直接看代码。这是一个最简单的DDR读写函数——从DDR读一批数据，处理一下，再写回去。

#include <hls_stream.h>
#include <ap_int.h>

#define DATA_WIDTH 512
#define BURST_LEN  16

void ddr_rw_example(
    volatile ap_uint<DATA_WIDTH> *ddr,
    int offset,
    int length
) {
#pragma HLS INTERFACE m_axi port=ddr offset=slave bundle=gmem
#pragma HLS INTERFACE s_axilite port=offset
#pragma HLS INTERFACE s_axilite port=length
#pragma HLS INTERFACE s_axilite port=return

    ap_uint<DATA_WIDTH> local_buf[BURST_LEN];
    
    // 读操作：从DDR读取BURST_LEN个数据
    for (int i = 0; i < BURST_LEN; i++) {
#pragma HLS PIPELINE II=1
        local_buf[i] = ddr[offset + i];
    }
    
    // 数据处理：这里简单做个取反
    for (int i = 0; i < BURST_LEN; i++) {
#pragma HLS PIPELINE II=1
        local_buf[i] = ~local_buf[i];
    }
    
    // 写操作：将处理后的数据写回DDR
    for (int i = 0; i < BURST_LEN; i++) {
#pragma HLS PIPELINE II=1
        ddr[offset + i] = local_buf[i];
    }
}

这段代码看起来简单，但有几个关键点我得跟你聊聊。

第一，数据宽度。我用了512位，也就是64字节。为什么？因为DDR3/DDR4的突发长度通常是8或16，配合512位宽，一次突发就能传输64字节。我在项目中遇到过，有人用32位宽度，结果DDR带宽利用率不到10%，性能惨不忍睹。

第二，BURST_LEN。这里设成16，意味着一次处理16个512位数据，总共1KB。这个值不是随便选的——太小了，DDR的访问延迟会吃掉性能；太大了，片上BRAM不够用。我一般建议4KB到16KB之间，具体看你的资源情况。

第三，PIPELINE II=1。这个pragma告诉HLS，每个循环迭代只花一个时钟周期。但前提是——DDR接口必须支持连续读写。如果DDR的响应延迟太大，II=1是做不到的。嗯，这里埋个坑，后面章节会细讲。

2.3 Vivado HLS vs Vitis HLS：环境对比

这两个工具我都用了好几年，说说我的真实感受。

说白了，如果你还在维护老项目，Vivado HLS更稳妥。但如果是新项目，我强烈建议直接用Vitis HLS。为什么？因为它的性能分析器能直接告诉你DDR带宽利用率、读写冲突次数，这些在Vivado HLS里得靠猜。

我记得有一次，用Vivado HLS调一个DDR读写模块，仿真波形看了三天，死活找不到瓶颈。后来换成Vitis HLS，性能分析器一跑，直接告诉我“写操作和读操作在同一个bank上冲突了”——改了一行代码，性能翻倍。

2.4 仿真与调试：别光看波形

很多新手拿到工程，第一件事就是跑仿真看波形。其实，对于DDR读写，波形只是辅助，真正重要的是事务级调试。

我建议的调试流程是这样的：

1. C仿真：验证算法逻辑是否正确。比如数据取反后，写回去再读出来，是不是对的？
2. C/RTL协同仿真：验证接口时序。重点关注m_axi的ARVALID/RVALID握手信号。
3. 性能分析：用Vitis HLS的Performance Analysis工具，看DDR带宽利用率。
4. 上板调试：用ILA抓实际波形，对比仿真结果。

2.5 知识体系：一张图看懂DDR读写流程

下面这张图，是我自己总结的DDR读写核心流程。你把它理解了，后面章节的内容就顺了。

这张图里，最关键的其实是AXI Interconnect这一层。很多DDR读写问题，根源都在这里——地址映射错了、数据宽度不匹配、或者跨4KB边界了。我建议你把这个图打印出来，贴在工位上，调试时对照着看。

2.6 本章小结

这一章，我们走通了第一个DDR读写工程。你看到了代码怎么写，也了解了Vivado HLS和Vitis HLS的区别。更重要的是，我跟你分享了几个实战中踩过的坑——数据宽度、突发长度、地址位宽，这些看似细节的东西，往往决定了项目的成败。

下一章，我们会深入DDR的时序模型，看看那些“II=1”到底能不能实现。嗯，到时候你会发现，事情没那么简单。

可可精品资料库