VIP20
本课程属于:035-HLS 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

HLS C/RTL协同仿真与时序约束验证

📚 共计 30 章节
第1章
HLS验证概述
为什么需要HLS验证?与传统RTL验证的异同。
基础概念
第2章
C/RTL协同仿真基础
C仿真与RTL仿真的衔接,仿真环境的搭建。
协同环境
第3章
Testbench编写技巧
如何为HLS设计编写高效的C级Testbench。
TB效率
第4章
Vivado HLS仿真流程
从C仿真到RTL仿真的完整步骤解析。
流程Vivado
第5章
仿真波形分析
如何查看和分析Vivado HLS生成的仿真波形。
波形调试
第6章
C仿真与RTL仿真结果对比
确保C模型与RTL行为一致的方法。
一致性验证
第7章
接口综合与验证
理解HLS接口综合规则,验证接口时序。
接口时序
第8章
循环与数组的仿真验证
循环展开、流水线、数组分割后的行为验证。
循环数组
第9章
数据类型与精度验证
定点数、浮点数在HLS中的仿真与精度分析。
定点浮点
第10章
HLS约束基础
时钟约束、复位约束、接口约束的基本概念。
约束基础
第11章
时钟约束实战
如何设置时钟周期、不确定性、时钟组。
时钟周期
第12章
复位约束实战
同步复位与异步复位的HLS实现与约束。
复位同步/异步
第13章
接口约束实战
m_axi、s_axilite、axis等接口的时序约束。
AXI时序
第14章
综合指令与约束
pragma指令与约束文件的配合使用。
pragma指令
第15章
性能约束
吞吐量、延迟、流水线深度的约束与优化。
性能流水线
第16章
资源约束
LUT、BRAM、DSP、FF的资源上限约束。
资源LUT
第17章
约束冲突与解决
当性能约束与资源约束冲突时怎么办?
冲突优化
第18章
多时钟域设计验证
HLS中多时钟域设计的仿真与约束。
多时钟CDC
第19章
层次化设计的验证
顶层与子模块的联合仿真与约束传递。
层次化联合仿真
第20章
覆盖率驱动的验证
代码覆盖率、翻转覆盖率在HLS中的应用。
覆盖率翻转
第21章
形式化验证入门
使用HLS工具进行等价性检查。
形式化等价性
第22章
功耗约束与优化
HLS中的功耗估计与低功耗约束。
功耗低功耗
第23章
AXI总线验证
AXI4、AXI-Stream、AXI-Lite总线的仿真验证。
AXI总线
第24章
DMA与数据搬移验证
DMA控制器的HLS建模与仿真。
DMA数据搬移
第25章
浮点运算单元验证
浮点加法器、乘法器的HLS仿真与精度分析。
浮点运算
第26章
视频处理IP验证
像素流处理、帧缓冲的HLS仿真案例。
视频像素
第27章
深度学习加速器验证
卷积、池化层的HLS仿真与约束。
深度学习卷积
第28章
脚本化仿真流程
使用Tcl/Makefile自动化HLS仿真与回归。
脚本自动化
第29章
调试技巧
HLS仿真中的常见错误与调试方法。
调试错误
第30章
项目实战
从C算法到RTL实现的完整验证与约束流程。
实战全流程