01
拥塞分析概述
什么是布局布线后的拥塞？为什么拥塞分析很重要？拥塞对芯片性能（时序、功耗、面积）的影响。
基础核心概念
02
拥塞的根源
逻辑综合阶段的拥塞预估不足、标准单元库的驱动强度选择不当、时钟树综合（CTS）引入的局部拥塞。
综合CTS
03
拥塞的度量指标
全局拥塞图（Global Congestion Map）、局部拥塞热点（Hotspot）、溢出（Overflow）与溢出值（Overflow Value）。
指标EDA
04
拥塞分析工具
主流EDA工具（如Innovus、ICC2）中的拥塞分析功能、报告解读。
工具InnovusICC2
05
拥塞修复策略
基于区域的placement blockage、cell padding、spare cells的合理使用、逻辑等价性修改（如逻辑重组、复制）。
修复placement
06
拥塞与布线资源
金属层资源分配、通孔（Via）资源限制、布线轨道（Track）利用率。
布线金属层
07
拥塞与电源网络
电源网格（Power Grid）对拥塞的影响、IR Drop与拥塞的关联。
电源IR Drop
08
拥塞与时钟网络
时钟树综合（CTS）中的拥塞避免、时钟门控（Clock Gating）对拥塞的影响。
时钟门控
09
拥塞与物理综合
物理综合（Physical Synthesis）中的拥塞感知优化、逻辑与物理的协同优化。
物理综合优化
10
拥塞与布局规划
芯片尺寸与形状对拥塞的影响、宏单元（Macro）摆放策略、I/O Pad布局对拥塞的影响。
布局Macro
11
拥塞与标准单元密度
标准单元密度控制、高密度区域的处理、单元间距（Spacing）规则。
标准单元密度
12
拥塞与多层布线
先进工艺节点下的多层布线挑战、布线层分配策略、通孔层优化。
多层先进工艺
13
拥塞与设计规则
设计规则检查（DRC）与拥塞的关系、天线效应与拥塞。
DRC天线
14
拥塞与功耗
动态功耗与拥塞的相互影响、低功耗设计中的拥塞考虑。
功耗低功耗
15
拥塞与信号完整性
串扰（Crosstalk）与拥塞的关系、信号完整性修复对拥塞的影响。
信号完整性串扰
16
拥塞与可制造性
化学机械抛光（CMP）与拥塞、光刻热点与拥塞。
可制造性CMP
17
拥塞分析流程
从综合到布线后的全流程拥塞分析、迭代优化方法。
流程迭代
18
拥塞修复的自动化
Tcl脚本实现拥塞修复、基于机器学习（ML）的拥塞预测与修复。
自动化ML
19
拥塞案例分析
典型拥塞案例（如CPU核、GPU、AI加速器）的分析与修复过程。
案例CPUGPU
20
拥塞与后端设计流程
RTL到GDSII全流程中的拥塞管理、设计交接（Handoff）中的拥塞检查。
后端GDSII
21
拥塞与工艺节点
不同工艺节点（28nm、16nm、7nm、5nm）下的拥塞特点与挑战。
工艺7nm5nm
22
拥塞与设计规模
大规模SoC设计中的拥塞管理、多芯片模组（MCM）中的拥塞问题。
SoCMCM
23
拥塞与时钟域
多时钟域设计中的拥塞问题、异步时钟域交叉（CDC）与拥塞。
时钟域CDC
24
拥塞与测试
扫描链（Scan Chain）插入对拥塞的影响、测试模式下的拥塞分析。
测试扫描链
25
拥塞与ECO
工程变更指令（ECO）对拥塞的影响、ECO后的拥塞修复。
ECO变更
26
拥塞与IP集成
第三方IP集成中的拥塞问题、硬宏（Hard Macro）与软宏（Soft Macro）的拥塞管理。
IP硬宏软宏
27
拥塞与设计方法论
扁平化设计（Flat Design）与层次化设计（Hierarchical Design）的拥塞差异。
方法论层次化
28
拥塞与AI/ML
机器学习在拥塞预测中的应用、基于强化学习的拥塞修复。
AI强化学习
29
拥塞与云原生EDA
云原生EDA工具中的拥塞分析、分布式计算加速拥塞修复。
云原生分布式
30
拥塞分析未来趋势
先进封装（2.5D/3D IC）中的拥塞挑战、异构集成中的拥塞管理。
3D IC异构先进封装