第三章：STA环境搭建——SDC约束文件详解
各位同学，今天我们来聊聊STA环境搭建中最核心的部分——SDC约束文件。说实话，我见过太多工程师在这上面栽跟头了。我自己刚入行那会儿，也曾经因为一条约束写错，导致整个芯片时序分析结果全乱套，最后不得不重新跑一遍流程，白白浪费了两天时间。
SDC（Synopsys Design Constraints）文件，说白了就是告诉STA工具：你的芯片到底要跑多快、哪些路径是假的、哪些路径需要多个周期。没有它，工具根本不知道该怎么分析。咱们今天就把这块彻底讲透。
3.1 create_clock——时钟是芯片的脉搏
时钟约束是SDC里最重要的部分。没有时钟，STA就没法做。我习惯把时钟比作芯片的脉搏——它决定了整个系统的节奏。
核心语法：
create_clock -name clk -period 10 [get_ports clk]这条命令创建了一个周期为10ns（即100MHz）的时钟，端口名为clk。
这里有几个关键参数，我一个个说：
- -name：时钟的名字。建议起得有意义，比如sys_clk、mem_clk，别用clk1、clk2这种，不然查问题的时候你会疯的。
- -period：时钟周期，单位是ns。10ns对应100MHz，5ns对应200MHz，这个很好算。
- [get_ports clk]：指定时钟源端口。注意，这里用的是端口名，不是内部net名。
我的经验：如果你有多个时钟源，比如PLL输出的不同频率时钟，记得分别创建。我曾经遇到一个项目，工程师把两个不同频率的时钟写成了同一个名字，结果工具报了一堆莫名其妙的违例，查了三天才发现是名字冲突了。
另外，生成时钟（generated clock）也很常见。比如PLL输出一个分频时钟：
create_generated_clock -name div_clk -source [get_ports clk] -divide_by 2 [get_pins pll/div_out]这条命令告诉工具：div_clk是clk的二分频时钟。嗯，这里要注意，-source要指定源时钟的端口或pin，别搞错了。
3.2 set_input_delay——输入路径的“起跑线”
输入延迟约束，说白了就是告诉工具：数据从芯片外部进来时，相对于时钟边沿到底晚了多少。这个值设大了，内部逻辑压力就大；设小了，又可能过于乐观。
语法示例：
set_input_delay -clock clk -max 2.5 [get_ports data_in]这表示data_in端口的数据，相对于clk的上升沿，最大延迟是2.5ns。
我一般会分两种情况来设：
- -max：最大延迟，用于setup分析。数据来得越晚，内部setup越紧张。
- -min：最小延迟，用于hold分析。数据来得越早，内部hold越容易出问题。
避坑指南：我曾经见过一个工程师，把input_delay设成了负值，结果工具报了一堆hold违例。其实负的input_delay在某些场景下是合理的（比如数据在时钟之前到达），但一定要搞清楚物理意义。如果你不确定，先查查芯片外部器件的datasheet，别瞎猜。
还有一个容易忽略的点：上升沿和下降沿要分开设。如果你的设计用了双沿采样，记得加上-add_delay选项：
set_input_delay -clock clk -max 2.5 -clock_fall -add_delay [get_ports data_in]3.3 set_output_delay——输出路径的“终点线”
输出延迟和输入延迟是对称的。它告诉工具：数据从芯片内部输出到外部器件时，外部器件需要多少时间才能采到数据。
语法示例：
set_output_delay -clock clk -max 3.0 [get_ports data_out]这表示data_out端口的数据，必须在clk上升沿之前3.0ns准备好，才能被外部器件正确采样。
这里有个小技巧：output_delay的值通常等于外部器件的setup时间。比如外部芯片的setup要求是2ns，那你的output_delay就设2ns。这样工具会保证内部路径在时钟沿之前2ns就把数据送到输出端口。
我个人习惯把input_delay和output_delay放在同一个SDC文件里，按端口分组写，方便后期维护。比如：
# 输入端口约束
set_input_delay -clock clk -max 2.0 [get_ports {addr* data_in*}]
set_input_delay -clock clk -min 0.5 [get_ports {addr* data_in*}]
# 输出端口约束
set_output_delay -clock clk -max 3.0 [get_ports data_out]
set_output_delay -clock clk -min 1.0 [get_ports data_out]3.4 多时钟域约束——跨时钟域要小心
现在的芯片很少有单时钟域的了。两个时钟域之间传递数据，如果不加约束，工具会报一堆违例，但其实很多是假的。
多时钟域约束的核心是set_clock_groups。它告诉工具：哪些时钟之间不需要做时序分析。
语法示例：
set_clock_groups -asynchronous -group {clk1} -group {clk2}这表示clk1和clk2是异步时钟域，它们之间的路径不需要做STA。
你想想看，如果两个时钟完全无关，它们的相位关系是随机的，STA工具根本没法分析。强行分析只会产生一堆假违例。所以，异步时钟域一定要用set_clock_groups切掉。
我的经验：有些工程师喜欢用set_false_path来处理跨时钟域路径，但我不推荐。set_false_path是“一刀切”，会把所有路径都切掉，包括那些需要做CDC同步的路径。而set_clock_groups只切掉时钟域之间的路径，更精准。我一般只在跨时钟域路径上手动加false_path，比如：
set_false_path -from [get_clocks clk1] -to [get_clocks clk2]3.5 虚假路径与多周期路径——别让工具做无用功
这两个概念容易混淆，我分开讲。
3.5.1 虚假路径（False Path）
虚假路径，就是那些实际上永远不会被触发的路径。比如测试模式下的路径、复位路径、或者异步信号路径。告诉工具这些路径不用分析，可以节省大量运行时间。
set_false_path -from [get_ports test_mode] -to [get_pins *reg*/D]这条命令告诉工具：从test_mode端口到所有寄存器D端的路径都是假的，不用分析。
避坑指南：我曾经见过一个工程师，把整个复位网络都设成了false_path。结果芯片流片回来，复位信号时序有问题，导致芯片无法正常启动。记住，复位路径一般不要设false_path，除非你确定它真的不需要分析。复位信号虽然不要求严格的setup/hold，但也不能太离谱。
3.5.2 多周期路径（Multi-Cycle Path）
多周期路径，就是那些数据需要多个时钟周期才能稳定的路径。比如一个乘法器，可能需要两个周期才能算出结果。这时候就要用set_multicycle_path告诉工具：别按单周期来检查，放宽点。
语法示例：
set_multicycle_path -setup 2 -from [get_pins mul/A] -to [get_pins mul/B]这表示从A到B的路径，setup检查放宽到2个周期。
这里有个细节要注意：设了setup的多周期，hold也要跟着设。因为hold检查默认是在同一个周期，如果你只改了setup，hold还是按单周期来，可能会报假违例。
set_multicycle_path -setup 2 -from [get_pins mul/A] -to [get_pins mul/B]
set_multicycle_path -hold 1 -from [get_pins mul/A] -to [get_pins mul/B]为什么hold要设1？因为hold检查的默认周期是0（即同一个周期），设成1表示hold检查放宽到前一个周期。这个逻辑有点绕，你记住就行：setup设N，hold就设N-1。
知识体系总览
下面这张图是我画的SDC约束知识体系，帮你理清思路：
这张图把SDC约束分成了四大块：时钟约束、IO约束、跨时钟域约束、路径约束。每一块都有对应的命令和参数。你写SDC的时候，按这个框架来，基本不会漏掉什么。
好了，这一章的内容就到这里。SDC约束是STA的基石，写得好不好直接决定了分析结果的准确性。我建议你拿到一个新项目后，先花半天时间把SDC框架搭好，后面会省很多事。
可可精品资料库