01
面积优化的意义
为什么版图面积如此重要？面积与成本、性能、功耗的三角关系。
成本性能功耗
02
DRC基础回顾
设计规则检查（DRC）的核心概念，常见规则类型（宽度、间距、包围、密度）。
宽度间距密度
03
面积与规则的天然矛盾
面积优化如何触发DRC违例？典型冲突场景分析。
冲突违例
04
协同策略总览
面积优化与DRC修复的并行工作流，从宏观视角看协同。
工作流宏观
05
标准单元库选择
如何选择面积与规则友好的标准单元库？高密度库 vs 高性能库。
高密度高性能
06
布局规划阶段的协同
在floorplan阶段预判DRC热点，为后续优化留出空间。
Floorplan热点
07
电源网络规划
电源地线宽度与间距对面积和DRC的双重影响。
电源地线
08
有源区（OD）优化
如何在不违反OD规则的前提下压缩面积？
OD有源区
09
多晶硅栅（PO）优化
栅极间距与宽度对面积和性能的权衡。
PO栅极
10
金属层走线策略
利用高层金属减少面积占用，同时满足金属密度规则。
金属层密度
11
通孔（VIA）优化
VIA阵列的尺寸与间距对面积和电流能力的平衡。
VIA电流
12
器件匹配与面积
模拟电路中器件匹配要求如何限制面积优化？
匹配模拟
13
dummy填充的智慧
dummy器件/金属的添加策略，既满足密度规则又不浪费面积。
Dummy密度
14
布线拥塞管理
通过局部布线优化缓解拥塞，间接减少面积。
拥塞布线
15
层次化设计方法
模块级面积优化与顶层DRC检查的协同。
层次化模块
16
自动化脚本辅助
使用Tcl/Skill脚本批量检查面积与DRC冲突点。
TclSkill
17
DRC热点修复技巧
针对面积敏感区域的DRC违例修复方法。
热点修复
18
面积迭代优化流程
如何建立高效的面积-规则迭代闭环？
迭代闭环
19
案例1：数字标准单元
数字标准单元面积优化与DRC修复实战。
数字标准单元
20
案例2：模拟IP版图
模拟IP版图面积压缩与规则合规。
模拟IP压缩
21
案例3：混合信号芯片
混合信号芯片的全局面积与DRC协同。
混合信号全局
22
先进工艺节点挑战
FinFET工艺下面积与规则的新矛盾。
FinFET先进工艺
23
EDA工具链选择
主流工具（如Virtuoso, ICC2, Innovus）在协同策略中的角色。
VirtuosoICC2Innovus
24
面积估算模型
如何在设计早期准确估算面积，避免后期DRC返工？
估算早期
25
规则冗余与面积裕度
在设计中预留多少规则裕度最合理？
裕度冗余
26
跨团队协作
版图工程师与设计工程师如何高效沟通面积与规则问题？
协作沟通
27
设计评审清单
面积优化与DRC检查的评审要点。
评审清单
28
未来趋势：机器学习
机器学习在面积-规则协同优化中的应用前景。
MLAI
29
总结与最佳实践
30条面积优化与DRC协同的黄金法则。
黄金法则总结
30
综合练习
给定一个含DRC违例的版图，进行面积优化并修复所有规则问题。
实战练习