VIP20

本课程属于：030-版图与DRC检查 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

工艺适配与版图规则深度解析

📚 共计 30 章节

工艺节点演进史

从微米到纳米，摩尔定律的物理极限与工艺代际划分。

摩尔定律节点

Foundry工艺平台概览

TSMC、Samsung、SMIC主流工艺节点对比与选型策略。

代工厂选型

版图设计基础

图层定义、设计规则检查（DRC）与版图层次结构。

Design Rule详解（上）

最小宽度、最小间距、最小包围规则及其物理意义。

Design Rule详解（中）

天线效应规则、密度规则、阱连接规则。

Design Rule详解（下）

金属层通孔规则、ESD规则、Latch-up预防规则。

工艺角与版图设计

SS、FF、TT corner对版图尺寸的影响。

匹配性设计（上）

共质心布局、叉指结构、虚拟器件（Dummy）技术。

匹配性设计（下）

温度梯度补偿、应力效应缓解、对称布线策略。

寄生参数提取与优化

寄生电容、寄生电阻对电路性能的影响及版图优化。

天线效应与防护

天线比率计算、跳线法、二极管插入法。

闩锁效应（Latch-up）防护

Guard Ring设计、衬底接触、阱接触策略。

ESD防护设计

GGNMOS、SCR、电源钳位电路版图实现。

电源地网络设计

IR Drop分析、EM可靠性、电源环与电源条带设计。

时钟树综合与版图

时钟屏蔽、时钟歪斜控制、H-tree与Mesh结构。

时钟树H-tree

模拟版图特殊考虑

差分对布线、电流镜对称性、屏蔽与隔离。

差分对屏蔽

射频版图设计

传输线、电感建模、隔离岛与深N阱技术。

传输线深N阱

存储器版图设计

SRAM单元布局、位线/字线优化、敏感放大器布局。

数字标准单元库设计

单元高度、Pin Access、VT族与功耗权衡。

层次化版图设计

Top-down与Bottom-up流程、Blockage与Fence区域。

层次化Blockage

版图验证流程

DRC、LVS、ERC、ANT检查全流程解析。

LVS一致性检查

器件识别、节点匹配、错误调试技巧。

RC提取与后仿真

寄生参数文件格式（DSPF、SPEF）、后仿收敛问题。

工艺迁移与设计移植

从旧工艺到新工艺的版图缩放与规则适配。

多项目晶圆与流片策略

Shuttle规划、面积估算、PAD分配。

可制造性设计（DFM）

OPC、CMP、光刻热点检测与修复。

可靠性设计（DFR）

电迁移（EM）、热载流子注入（HCI）、NBTI。

先进工艺挑战（7nm及以下）

EUV光刻、多重图形、FinFET与GAA版图差异。

版图设计自动化

脚本辅助DRC修复、Skill脚本、Calibre命令行自动化。

综合案例实战

一个运算放大器从电路到版图的全流程工艺适配与规则检查。

运放全流程