VIP20

本课程属于：029-流水线设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序告警分析与解决实战

📚 共计 30 章节

时序告警基础

什么是时序告警、产生原因、分类：建立时间/保持时间/跨时钟域

STA环境搭建

SDC结构、时钟定义、生成时钟、输入输出延迟

路径分析入门

四大路径类型：输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出

路径起点终点

建立时间分析

建立时间概念、数据最大路径/时钟最小路径、setup slack、违例原因

保持时间分析

保持时间概念、数据最小路径/时钟最大路径、hold slack、违例原因

时钟抖动与偏斜

jitter影响、skew影响、建模方法

I/O接口时序

输入/输出接口约束、虚拟时钟应用

多周期路径

多周期路径概念、set_multicycle_path用法、案例分析

伪路径概念、set_false_path、异步时钟域处理

false_path异步

时钟门控分析

时钟门控检查、建立/保持时间在门控上的应用

异步复位与同步释放

异步复位问题、同步释放电路、时序约束方法

片上变异 (OCV)

OCV概念、derate因子、悲观度与乐观度

CRPR (时钟路径悲观移除)

CRPR原理、启用方法、对setup/hold影响

时序报告解读

report_timing详解、路径组、slack直方图、关键路径定位

时序收敛策略

综合/布局/绕线优化、ECO修复

时钟树综合 (CTS)

CTS目标、时钟树结构、skew与latency平衡

功耗与时序的权衡

多阈值单元(HVT/SVT/LVT)、电压缩放影响

跨时钟域设计 (CDC)

同步器类型(双级触发器/握手)、CDC验证

时序例外管理

set_max_delay、set_min_delay、set_case_analysis

先进工艺下的挑战

FinFET效应、RC寄生、温度反转(TIR)

时序库 (Liberty) 基础

库单元模型、NLDM/CCS模型、查找表结构

静态时序分析工具入门

PrimeTime/SDC操作、Tcl脚本、批处理模式

时序约束验证

check_timing、约束完整性、悬空端口

验证完整性

ECO修复实战

手动ECO流程、自动ECO工具、金属层修复

时序与面积的权衡

逻辑综合面积优化、时序驱动布局

片上波动 (AOCV)

AOCV原理、距离基值表、与OCV区别

统计静态时序分析 (SSTA)

SSTA概念、概率分布、与DTA对比

时序签核流程

signoff标准、corner选择(BC/WC/Typical)、MMMC

实战案例1：高频处理器时序修复

从-200ps到+50ps 修复全流程

实战案例2：低功耗芯片时序优化

多电压域下的时序收敛与优化

低功耗多电压