VIP20

本课程属于：029-流水线设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

RTL时序违例诊断与逻辑优化

📚 共计 30 章节

时序分析基础

建立时间与保持时间的概念、时序路径分类、时钟周期与频率的关系。

建立时间保持时间时钟周期

时序告警解读

Setup Violation、Hold Violation、Transition Violation、Clock Gating Check告警。

SetupHoldTransition

时序报告分析

读懂PrimeTime/STA工具的时序报告、关键路径定位方法。

PrimeTimeSTA关键路径

RTL代码风格与综合

可综合RTL风格、避免Latch推断、组合逻辑与时序逻辑的平衡。

可综合Latch风格

流水线设计

流水线插入原则、平衡各级延迟、解决流水线冒险。

流水线冒险延迟平衡

关键路径优化

逻辑级数压缩、操作数前推、并行化处理。

逻辑级数前推并行化

时钟域与同步设计

跨时钟域同步、FIFO深度计算、握手协议。

跨时钟域FIFO握手

复位策略与优化

同步复位与异步复位、复位树设计、复位释放时序。

同步复位异步复位复位树

低功耗RTL设计

门控时钟、操作数隔离、多阈值电压选择。

门控时钟操作数隔离多阈值

综合约束与优化

set_input_delay/set_output_delay、false_path、multicycle_path。

约束false_pathmulticycle

面积与性能权衡

资源共享、逻辑复制、寄存器平衡。

资源共享逻辑复制寄存器平衡

状态机优化

FSM编码方式、状态化简、单热码与二进制码选择。

FSM单热码二进制码

存储器接口时序

SRAM/DDR接口时序约束、读写时序分析。

SRAMDDR读写时序

异步FIFO设计

格雷码指针、空满标志生成、深度与宽度选择。

格雷码空满标志深度

时钟树综合影响

时钟偏斜、时钟抖动、OCV对时序的影响。

时钟偏斜抖动OCV

片上变异与STA

工艺角分析、OCV与AOCV、CRPR。

工艺角AOCVCRPR

时序收敛方法论

从RTL到GDS的时序收敛流程、ECO修复。

收敛流程ECOGDS

综合工具脚本

Design Compiler/TCL脚本编写、报告生成。

形式验证与等价性检查

RTL与网表对比、验证策略。

形式验证等价性网表

功耗与热分析

动态功耗、静态功耗、IR Drop对时序的影响。

动态功耗静态功耗IR Drop

可测试性设计

扫描链插入、ATPG、测试模式下的时序约束。

扫描链ATPG测试约束

高速接口时序

SerDes、DDR、PCIe接口时序分析与约束。

片上网络与总线时序

AXI/AHB总线时序、仲裁延迟分析。

多时钟域设计

PLL配置、时钟分频、异步时钟域交互。

PLL分频异步时钟

时序例外处理

多周期路径、伪路径、最大/最小延迟约束。

多周期伪路径延迟约束

物理综合与布局

布局规划、拥塞分析、时序驱动的布局。

布局拥塞时序驱动

时钟门控与使能信号

门控时钟的时序检查、使能信号扇出优化。

门控时钟使能扇出时序检查

寄存器重定时

Retiming原理、流水线重定时、面积与性能权衡。

Retiming重定时流水线

高级综合技术

HLS优化、C-to-RTL、高层次时序估计。

HLSC-to-RTL时序估计

项目实战案例

一个复杂SoC的时序收敛全流程复盘。

SoC时序收敛复盘