一、时序约束基础：什么是时序约束？为什么需要时序约束？时序约束在卷积加速器设计中的重要性
1.1 什么是时序约束？——说白了就是给芯片定规矩
各位同学好。我是老李，做数字IC后端有些年头了。今天咱们聊聊时序约束。
时序约束是什么？我习惯这么理解：你告诉工具，你的芯片要在多快的时钟下跑，哪些路径要特别照顾，哪些信号可以放松要求。说白了，就是给综合工具和布局布线工具定一套“游戏规则”。
举个例子。你设计了一个卷积加速器，核心时钟是500MHz。那你得告诉工具：
- 时钟周期是2ns
- 输入数据什么时候来
- 输出数据什么时候要准备好
- 哪些路径是假的，不用管
这些信息，就是时序约束。
核心定义：时序约束是描述设计时序要求的SDC（Synopsys Design Constraints）命令集合。它定义了时钟、输入输出延迟、时序例外等关键信息。
1.2 为什么需要时序约束？——没有约束，工具就是无头苍蝇
你想想看，如果没有时序约束，会发生什么？
我记得刚入行那会儿，带我的师傅让我跑一个模块的综合。我心想，不就是跑个综合吗？直接丢进去不就完了？结果出来的网表，setup timing一塌糊涂，关键路径全是红的。师傅看了一眼说：“你没加约束吧？”
嗯，从那以后我就明白了——没有时序约束，工具根本不知道你的设计要跑多快。它只会默认把所有路径都当成“尽量优化”，结果就是该快的没快起来，不该浪费面积的浪费了。
具体来说，时序约束有三大作用：
- 指导综合工具优化——告诉工具哪些路径是关键的，优先优化
- 指导布局布线——让工具知道哪些信号要放近一点，哪些可以远一点
- 验证时序是否满足——STA（静态时序分析）需要约束作为基准，才能判断设计是否达标
个人经验：我建议在项目一开始就写好时序约束，不要等到综合完了再补。我曾经在一个项目中偷懒，想着“先跑跑看”，结果后面改约束改到吐血，因为很多优化方向已经定死了。
1.3 时序约束在卷积加速器设计中的重要性
卷积加速器这东西，跟一般的数字芯片不太一样。它有啥特点？
- 数据量大——特征图、权重，动不动几百KB甚至MB
- 计算密集——乘加阵列，一拍要算几十上百个MAC
- 控制复杂——数据流调度、乒乓缓冲、行缓冲，各种控制信号满天飞
这些特点，让时序约束变得特别重要。我举几个实际例子：
1.3.1 乘加阵列的时钟树
卷积加速器的核心是乘加阵列。一个典型的8×8阵列，64个MAC单元，每个MAC单元内部又有多个寄存器。这些寄存器要同步工作，时钟偏差必须控制好。
我曾经做过一个项目，乘加阵列的时钟树没做好，结果阵列中间和边缘的时钟差了200ps。200ps什么概念？在1ns的时钟周期里，这就占了20%的时序预算。最后不得不重新做时钟树综合，浪费了两周时间。
注意：卷积加速器的时钟树要特别关注“局部偏差”。阵列内部的寄存器距离很近，但负载很大，很容易出现局部时钟偏差过大的问题。
1.3.2 数据路径的约束
卷积加速器里，数据路径通常很长。比如从行缓冲读到乘加阵列，中间可能经过多级流水。这些路径的约束要特别小心。
我一般会这样做：
- 对关键数据路径设置
set_max_delay，限制最大延迟 - 对控制信号设置
set_false_path，避免过度优化 - 对跨时钟域路径设置
set_clock_groups，明确异步关系
1.3.3 存储器的时序
卷积加速器离不开SRAM。特征图存SRAM，权重也存SRAM。SRAM的时序约束跟普通逻辑不一样——它有建立时间、保持时间、时钟到输出延迟等参数。
我记得有一次，一个SRAM的地址信号路径太长，导致setup违例。查了半天，发现是地址生成逻辑离SRAM太远了。后来加了流水级才解决。
关键点：卷积加速器的时序约束，要重点关注三个区域：乘加阵列、数据路径、存储器接口。这三个区域占了整个芯片时序问题的80%以上。
1.4 本章知识体系
下面这张图，是我画的时序约束知识体系。你可以看到，时序约束不是孤立的东西，它跟综合、STA、物理设计都紧密相关。
1.5 一个简单的时序约束示例
说了这么多，咱们看个实际的例子。这是一个卷积加速器模块的时序约束片段：
# 时钟定义
create_clock -name clk_core -period 2.000 [get_ports clk]
create_clock -name clk_mem -period 4.000 [get_ports clk_mem]
# 输入延迟
set_input_delay -clock clk_core -max 0.800 [get_ports data_in*]
set_input_delay -clock clk_core -min 0.200 [get_ports data_in*]
# 输出延迟
set_output_delay -clock clk_core -max 0.600 [get_ports data_out*]
set_output_delay -clock clk_core -min 0.100 [get_ports data_out*]
# 时序例外：乘加阵列内部路径
set_false_path -from [get_pins mac_array/*/clk] -to [get_pins mac_array/*/clk]
# 多周期路径：权重加载
set_multicycle_path -setup 2 -from [get_pins weight_buf/*/Q] -to [get_pins mac_array/*/A]
set_multicycle_path -hold 1 -from [get_pins weight_buf/*/Q] -to [get_pins mac_array/*/A]这段代码里，我定义了核心时钟2ns（500MHz），存储器时钟4ns（250MHz）。输入数据在时钟沿后0.8ns内到达，输出数据要在时钟沿前0.6ns准备好。
特别要注意那个set_multicycle_path。权重加载路径，因为权重是提前一个周期加载的，所以setup可以放宽到2个周期。这个如果不设，工具会按1个周期去优化，白白浪费面积和功耗。
避坑指南：我曾经在一个项目中忘了设多周期路径，结果综合出来的面积大了15%。后来加上约束重新综合，面积立马降下来了。所以啊，时序约束不只是为了满足时序，也是为了优化面积和功耗。
1.6 小结
这一章咱们聊了时序约束的基础。说白了，时序约束就是告诉工具你的设计要跑多快、哪些路径重要、哪些可以放松。对于卷积加速器这种计算密集型的芯片，时序约束更是重中之重。
下一章，咱们会深入讲时钟约束的具体写法。包括怎么定义时钟、怎么处理时钟组、怎么设置时钟不确定性。这些都是实际项目中天天要用到的。
可可精品资料库