3. 时序约束基础：SDC文件结构、时钟定义、生成时钟、输入输出延迟
各位好，我是你们的后端工程师老友。今天咱们聊聊时序约束的根基——SDC文件。说实话，我见过太多新人一上来就对着SDC文件发懵，觉得它又臭又长。其实你把它拆开看，核心就那么几块东西。
SDC，全称Synopsys Design Constraints，是咱们后端工程师和STA工具沟通的“共同语言”。说白了，你告诉工具：“嘿，我的芯片要跑多快，哪些路径要特别关照。”工具才能帮你算时序。
核心要点：SDC文件不是写一次就完事的。我个人的习惯是，每做完一次综合或布局布线，都会回头看一眼SDC有没有被工具“吃掉”的约束。有些约束写得不严谨，工具会悄悄忽略掉，那可就埋雷了。
3.1 SDC文件结构
一个典型的SDC文件，结构其实很清晰。我把它分成三大块：
- 时钟定义：告诉工具时钟长什么样（频率、占空比、抖动等）
- IO约束：告诉工具芯片跟外部怎么打交道
- 异常路径：告诉工具哪些路径不用管（false path、multicycle path等）
嗯，这里要注意，SDC文件的顺序是有讲究的。时钟定义必须写在最前面，因为后面的IO约束和异常路径都依赖时钟。我曾经在项目里见过有人把IO约束写在时钟前面，结果工具报了一堆warning，说找不到时钟参考。排查了半天，其实就是顺序问题。
下面我画了一张图，帮你快速建立SDC的知识体系：
3.2 时钟定义：create_clock
时钟是时序分析的“心跳”。没有时钟，STA根本没法干活。create_clock是最基本的时钟定义命令，语法其实不复杂：
create_clock -name clk_sys -period 10.0 [get_ports clk]这条命令的意思是：在端口clk上创建一个名为clk_sys的时钟，周期10ns（也就是100MHz）。
你想想看，实际项目里时钟哪有这么干净？所以咱们还得加上波形定义：
create_clock -name clk_sys -period 10.0 -waveform {0 5} [get_ports clk]-waveform后面跟的是上升沿和下降沿的时间点。{0 5}表示上升沿在0ns，下降沿在5ns，占空比50%。
个人经验：我建议你在定义时钟时，尽量把时钟源指定到端口或pin上，不要用虚拟时钟（virtual clock）来定义主时钟。虚拟时钟虽然灵活，但容易让人搞混时钟域关系。我踩过这个坑，后来就老老实实指定源了。
另外，时钟的抖动（jitter）和延迟（latency）怎么处理？工具一般会通过derate和uncertainty来建模。你可以在SDC里这样写：
set_clock_uncertainty -setup 0.2 [get_clocks clk_sys]
set_clock_latency -source 0.5 [get_clocks clk_sys]这里0.2ns的uncertainty就是给setup留的余量，0.5ns的source latency模拟时钟从片外进来的延迟。
3.3 生成时钟：create_generated_clock
实际芯片里，很少有只用一颗原始时钟的。PLL分频、倍频，或者门控时钟，这些衍生出来的时钟，就得用create_generated_clock来定义。
举个例子，假设你有一个二分频时钟：
create_generated_clock -name clk_div2 -divide_by 2 -source [get_ports clk] [get_pins u_div/q]这条命令告诉工具：在u_div/q这个pin上，有一个相对于源时钟clk二分频的时钟，叫clk_div2。
这里有个容易搞混的地方：-source指定的是源时钟的端口或pin，而不是源时钟的名字。我见过有人写成-source [get_clocks clk_sys]，结果工具报错说找不到对象。记住，-source后面跟的是物理节点，不是时钟名。
避坑指南：我曾经在一个项目里，用了组合逻辑来做时钟分频，结果create_generated_clock怎么定义都不对。后来发现，生成时钟的源必须是寄存器输出或者PLL输出，不能是组合逻辑。组合逻辑出来的时钟，工具没法准确计算它的沿位置。所以，生成时钟的源一定要选对。
生成时钟还有几个常用选项：
- -divide_by：分频系数，比如2、4、8
- -multiply_by：倍频系数，比如2（用于PLL输出）
- -invert：反相，相当于占空比50%的时钟取反
- -edges：更灵活地定义沿关系，比如{1 3 5}表示使用源时钟的第1、3、5个沿
我个人比较喜欢用-edges，因为它能处理一些非整数倍的关系。比如三分频时钟，用-divide_by 3搞不定，但用-edges就能精确控制。
3.4 输入输出延迟
芯片不是孤立存在的，它要跟外部器件通信。输入输出延迟就是描述这种“芯片与外部”的时序关系。
输入延迟（set_input_delay）：数据从片外到达芯片输入端口时，相对于时钟沿的延迟。
set_input_delay -clock clk_sys -max 2.0 [get_ports data_in]
set_input_delay -clock clk_sys -min 0.5 [get_ports data_in]这里-max 2.0表示数据最晚在时钟沿后2ns到达，-min 0.5表示最早在时钟沿后0.5ns到达。工具会用这两个值分别检查setup和hold。
输出延迟（set_output_delay）：数据从芯片输出端口到外部器件时，相对于时钟沿的延迟。
set_output_delay -clock clk_sys -max 3.0 [get_ports data_out]
set_output_delay -clock clk_sys -min 1.0 [get_ports data_out]输出延迟的含义稍微绕一点：它表示外部器件要求数据在时钟沿之前多久到达。所以-max 3.0意味着外部器件要求数据在时钟沿前3ns到达，这对芯片内部来说，就是数据要提前准备好。
核心理解：输入延迟和输出延迟，本质上是在“模拟”外部器件的时序。你想想看，工具不知道外面接的是什么芯片，你告诉它这些延迟值，它才能算出芯片内部的时序是否满足。我刚开始做后端时，总觉得IO延迟是随便填的，后来发现它直接决定了芯片能不能跟外部正常通信。填大了，内部时序难收敛；填小了，流片回来可能跟外部对接不上。
最后，给个实际项目中的小建议：IO延迟的值最好跟系统工程师或封装工程师一起确认。别自己拍脑袋填，否则后面吃苦头的还是你自己。
好了，关于时序约束的基础，咱们就聊到这儿。记住，SDC文件是后端工程师的“武器”，写得好不好，直接决定了芯片能不能按时收敛。多花点心思在约束上，后面会省很多事。
可可精品资料库