VIP20

本课程属于：027-时序收敛 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

先进封装跨层互连时序挑战

📚 共计 30 章节

先进封装概述

什么是先进封装 · 传统封装对比 · 2.5D/3D/FO-WLP · TSV/Micro-bump/RDL

时序基础回顾

时钟周期 · 建立/保持时间 · 发射/数据/捕获路径 · 组合与线延迟

跨层互连寄生效应

TSV RC模型 · Micro-bump寄生 · RDL电阻电容 · 信号延迟影响

跨层时序路径分析

物理结构 · 垂直传播 · 工艺偏差 · 时序模型

TSV引起的时序挑战

深宽比延迟 · 应力效应 · 热影响 · 可靠性

Micro-bump时序影响

尺寸间距 · 寄生电容 · 电流密度 · 疲劳寿命

微凸点可靠性

RDL的时序挑战

线宽线距 · 层数选择 · 电阻压降 · 信号完整性

跨层时钟分布

3D时钟树 · 时钟偏斜 · 抖动累积 · 同步策略

跨层信号完整性

串扰 · 电源噪声 · 反射与阻抗 · EMI

热效应对时序的影响

热分布 · CTE不匹配 · 热应力延迟 · 热管理

工艺偏差跨层影响

晶圆偏差 · 键合对准 · TSV深宽比 · SSTA

跨层时序建模方法

分布式RC · 集总RC · 传输线 · SPICE仿真

STA在先进封装中的应用

STA流程 · 跨层约束 · MMMC · 时序报告

跨层时序约束

create_clock · set_input/output_delay · false_path · multicycle

跨层时序优化技术

缓冲器插入 · 重定时 · 逻辑重组 · 电压/频率缩放

TSV布局对时序的影响

位置优化 · 密度控制 · 与标准单元交互 · 屏蔽

Micro-bump阵列时序优化

分布策略 · 冗余设计 · 测试与修复

RDL布线策略

拓扑结构 · 层分配 · 屏蔽隔离 · 电流承载

跨层电源完整性

PDN设计 · IR Drop · 去耦电容 · 电源噪声耦合

跨层时序验证方法

形式化验证 · 动态仿真 · 硬件加速 · 硅后调试

2.5D封装时序挑战

中介层 · 硅桥 · 2.5D vs 3D对比

3D堆叠封装时序挑战

堆叠顺序 · Hybrid Bonding · 3D存储器优化

FO-WLP时序特性

RDL扇出 · 芯片嵌入 · 寄生参数提取

异构集成时序挑战

工艺节点匹配 · 电压域交互 · 时钟域同步

跨层时序EDA工具链

Synopsys/Cadence/Siemens · 流程集成 · LEF/DEF/SPEF

跨层时序仿真与建模

电磁仿真 · 热-电耦合 · 蒙特卡洛分析

跨层时序测试与调试

扫描链 · JTAG · 激光电压探测

跨层时序标准化进展

IEEE 1838 · 3Dblox · HIR时序指南

典型案例分析

HBM · AI加速器 · 手机AP跨层时序

未来趋势与挑战

Chiplet · 光互连 · 量子计算 · AI优化