4、跨层时序路径分析：跨层路径的物理结构、信号在垂直方向上的传播、不同层间工艺偏差的影响、跨层路径的时序模型
跨层时序路径，说白了就是信号在芯片不同金属层之间“上下翻飞”的那段路。你想想看，一个信号从顶层芯片的某个逻辑门出发，穿过微凸块、硅通孔，再跑到底层芯片的接收端——这中间经过的物理结构，远比单芯片内部的走线复杂得多。
我个人习惯把跨层路径拆成三部分来看：垂直互连结构、水平走线、以及两者交界处的过渡区。嗯，这里要注意，垂直互连才是跨层路径的“灵魂”，也是时序分析中最容易出幺蛾子的地方。
4.1 跨层路径的物理结构
先说说物理结构。一个典型的跨层路径，从上到下大概长这样：
- 顶层芯片的驱动单元（比如一个标准单元的输出端）
- 顶层金属走线（把信号引到微凸块或TSV附近）
- 微凸块/混合键合界面（这是第一道“坎”）
- 硅通孔（TSV）（如果用了TSV的话，这是垂直传输的主力）
- 中间层/中介层走线（信号在中间层横向传播）
- 底层微凸块/键合界面（第二道“坎”）
- 底层金属走线（把信号送到接收单元）
- 底层芯片的接收单元
我在项目中遇到过一种情况：某次3D封装设计，信号从顶层芯片出来，经过TSV到中介层，再通过微凸块到底层芯片。仿真结果总是比预期慢了不少。后来一查，问题出在TSV和微凸块之间的过渡区——那里有个寄生电容，比我们预估的大了三倍。说白了，过渡区的物理结构，往往藏着最深的坑。
关键点：跨层路径的物理结构，本质上是一个“多段传输线”的串联。每一段的阻抗、寄生参数都不一样，信号在交界处会产生反射和延迟。你想想看，这就像水管在不同粗细的管道之间切换，水流能不波动吗？
4.2 信号在垂直方向上的传播
信号在垂直方向上的传播，和水平方向完全是两码事。水平走线，我们习惯用RC分布式模型来分析。但垂直方向呢？TSV和微凸块的物理尺寸、材料特性，决定了信号传播的“脾气”。
举个例子，TSV的直径通常在5-20微米之间，深度可能达到50-100微米。这个长径比，让TSV更像一个“电感+电阻+电容”的复合体。信号从顶部穿到底部，不是简单的延迟，而是伴随着：
- 趋肤效应：高频信号集中在TSV表面，等效电阻随频率变化
- 衬底耦合：TSV和硅衬底之间有个寄生电容，会“偷走”一部分信号能量
- 热机械应力：TSV和硅的热膨胀系数不同，温度变化时会产生应力，影响电性能
我记得有一次做3D存储器的时序分析，信号在TSV里的传播延迟，仿真结果和实测差了将近15%。后来发现，我们用的TSV模型是常温下的，而芯片实际工作时温度升到了85°C。温度一高，TSV的电阻率变了，延迟自然就变了。嗯，从那以后，我每次做跨层路径分析，都会把温度范围考虑进去。
我的经验：信号在垂直方向上的传播，建议用电磁场仿真工具（比如HFSS或CST）提取S参数，然后转换成等效电路模型。纯RC模型在垂直互连上，误差会很大。
4.3 不同层间工艺偏差的影响
工艺偏差，这是跨层时序分析里最让人头疼的问题之一。单芯片内部，工艺偏差已经够复杂了。到了多芯片堆叠，不同芯片可能来自不同的晶圆、不同的批次，甚至不同的代工厂——工艺偏差的叠加效应，会让时序分析变得“雪上加霜”。
具体来说，不同层间的工艺偏差主要体现在：
- 阈值电压偏差：顶层芯片和底层芯片的Vth可能差几十毫伏，直接影响驱动能力和延迟
- 金属厚度偏差：不同层的金属厚度不同，导致走线电阻和电容的差异
- TSV尺寸偏差：TSV的直径和深度，在不同批次之间可能有5-10%的波动
- 键合界面电阻：微凸块或混合键合的接触电阻，受工艺影响很大
我曾经遇到过一个案例：某款3D AI加速器，顶层芯片用的是先进工艺（7nm），底层芯片用的是成熟工艺（28nm）。两个工艺的偏差范围完全不同。顶层芯片的延迟偏差是±10%，底层芯片是±15%，叠加起来就是±25%——这还没算TSV和键合界面的偏差。你想想看，时序裕量本来就不多，这一下子吃掉一大半。
避坑指南：我曾经在跨层时序分析中，只用了“典型工艺角”来做仿真，结果流片回来，部分芯片在高温低压下时序不满足。后来我学乖了——跨层路径必须做“跨工艺角”分析，把顶层和底层的工艺角组合起来，比如顶层SS（慢工艺角）+底层FF（快工艺角），或者反过来。这种组合，才能覆盖最坏情况。
4.4 跨层路径的时序模型
好了，前面说了物理结构、信号传播、工艺偏差，现在该说说怎么建模了。跨层路径的时序模型，我个人习惯分三步走：
- 提取寄生参数：用电磁场仿真工具提取TSV、微凸块、键合界面的RLCG参数
- 构建等效电路：把跨层路径拆成若干段，每段用π型或T型等效电路表示
- 生成时序库：把等效电路封装成Liberty格式的时序模型，供STA工具使用
这里我给出一个简单的TSV等效电路模型示例，供你参考：
// TSV等效电路模型（简化版）
// 参数：直径10um，深度100um，填充材料为铜
.subckt TSV_MODEL top bottom
// TSV本体电阻和电感
R_tsv top mid1 0.05
L_tsv mid1 mid2 0.1nH
// TSV和衬底之间的寄生电容
C_ox mid2 mid3 0.2pF
// 衬底电阻和电容
R_sub mid3 bottom 10
C_sub mid3 bottom 0.5pF
// 注意：实际模型需要包含频率相关特性
// 这里只是示意，完整模型建议用S参数描述
.ends TSV_MODEL嗯，这个模型虽然简单，但已经能反映TSV的主要特性了。实际项目中，我建议用更精确的模型，比如包含趋肤效应的频率相关电阻，以及温度系数。
另外，跨层路径的时序模型，还有一个容易被忽略的点——信号完整性。信号在垂直方向传播时，可能会受到邻近TSV的串扰。我在一个3D封装项目中，就遇到过TSV之间的串扰导致时序违例的情况。所以，跨层路径的时序模型，最好能包含耦合电容和互感。
总结一下：跨层时序路径的分析，核心在于理解垂直互连的物理特性，考虑工艺偏差的叠加效应，并建立准确的时序模型。说白了，就是要把“上下翻飞”的信号，用模型描述清楚，让STA工具能算得准。
最后，我建议你在做跨层时序分析时，留出足够的裕量。因为跨层路径的变数，比单芯片内部多得多。我曾经因为裕量留少了，导致一次流片失败，教训深刻啊。
实用建议：做跨层时序分析时，我建议你准备一个“检查清单”：物理结构是否完整？信号传播模型是否包含频率相关特性？工艺偏差是否做了组合分析？时序模型是否经过硅验证？每项都打勾了，再往下走。
可可精品资料库